显示装置的驱动电路制造方法及图纸

本发明专利技术公开一种显示装置的驱动电路，包括多条扫描线、多条数据线以及多个像素,其中，显示装置的驱动电路还包括：多工器，包括多个多工器子单元，多工器子单元控制第一数据线与第二数据线，多工器子单元包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；以及时序控制器，时序控制器向第一晶体管、第二晶体管、第三晶体管以及第四晶体管分别输入第一信号、第二信号、第三信号以及第四信号；其中，第一晶体管与第二晶体管串联且电性连接于第一数据线，用以控制该第一数据线充电的开始与结束；第三晶体管与第四晶体管串联且电性连接于该第二数据线，用以控制该第二数据线充电的开始与结束。本发明专利技术用以解决显示装置的亮暗线的问题。

【技术实现步骤摘要】
显示装置的驱动电路
本专利技术涉及一种显示装置的驱动电路，尤其是采用多工器的驱动电路。
技术介绍
目前，按照显示装置朝着大的表面积和高的分辨率发展的趋势，数据线的数量不断增加，与数据线相对应的源极驱动器的通道的数量也不断增加，并且内部逻辑变得复杂。因此通常会选用多工器搭配时序控制器使两条或更多的数据线共用一个通道，来简化电路。请参照图1及图2，图1为现有技术中的显示装置驱动电路的部分示意图。一个多工器子单元101控制两条数据线。以电性连接第一数据线DL1和第二数据线DL2的多工器子单元111为例。第一数据线DL1和第二数据线DL2并联，源极驱动器130通过多工器子单元111分别向第一数据线DL1和第二数据线DL2充电。第一数据线DL1电性连接多工器子单元111内的第一晶体管Ta0，第二数据线DL02电性连接多工器子单元111内的第二晶体管Tb0。时序控制器120分别输出第一信号MUXa与第二信号MUXb至第一晶体管Ta0与第二晶体管Tb0，用以控制第一数据线DL01和第二数据线DL02充电的开启与关闭。实际操作中，当第一信号MUXa与第二信号MUXb发生电压瞬间变化时(例如：电压上升的上升边缘或电压下降的下降边缘)时，会产生电压的抽载进而产生噪声。通常的解决方式为控制第一信号MUXa与第二信号MUXb切齐的方式抵消电压的瞬间变化，即，控制第一信号的下降边缘(上升边缘)与第二上升边缘(下降边缘)于时序上为对齐，以相互抵消电压瞬间变化，进而降低噪声。然而在实际情况中，由于电路内部的电子器件产生的负载，时序控制器120输出的第一信号MUXa和第二信号MUXb的波形并不是完全理论上的方波，第一信号MUXa和第二信号MUXb的下降边缘与上升边缘为爬坡式的逐渐变化的波形，而并非在某一时刻由高电位瞬间变为低电位或由低电位瞬间变为高电位。请继续参照图2，图2为图1中显示装置驱动电路的部分控制信号的波形图。控制第一信号MUXa的下降边缘与第二信号MUXb的上升边缘在t11时刻时对齐，在实际的波形中，在t11-t12时段为第一信号MUXa为电位开始逐渐降低的爬坡阶段，即t11-t12时段内第一晶体管Ta0没有关闭；而在t11-t12的时段为第二信号MUXb为电位开始逐渐增加的爬坡阶段，即第二晶体管Tb0开始打开。因此，此在t11-t12时段内，第一晶体管Ta0与第二晶体管Tb0均为导通的状态。此时第一数据线DL1与第二数据线DL2通过第一晶体管Ta0和第二晶体管Tb0导通，由于第一数据线DL01为已充电的状态而第二数据线DL2为未开始充电的状态，因此会出现由第一数据线DL1向第二数据线DL2充电的现象。经过t11-t12时段充电，会使第一数据线DL1的准位电压低于设定的准位电压，即第一数据线准位电压小于第二数据线DL2的准位电压，因此第一数据线DL1控制的像素显组示亮度会低于第二数据线DL2控制的像素组亮度。其他的多工器子单元控制的两条数据线也会出现相同的状况，因此会造成显示器整体的亮暗线的问题。
技术实现思路
鉴于现有技术中的问题，本专利技术提供一种显示装置的驱动电路，以解决传统显示装置驱动电路中造成的亮暗线的问题。因此，本专利技术所要解决的技术问题在于提供一种显示装置的驱动电路，该显示装置的驱动电路包括多条扫描线、多条数据线以及多个像素,其特征在于，该显示装置的驱动电路还包括：多工器，包括多个多工器子单元，该多工器子单元控制第一数据线与第二数据线，该多工器子单元包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；以及时序控制器，该时序控制器向该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管分别输入第一信号、第二信号、第三信号以及第四信号；其中，该第一晶体管与该第二晶体管串联且电性连接于该第一数据线，用以控制该第一数据线充电的开始与结束；该第三晶体管与该第四晶体管串联且电性连接于该第二数据线，用以控制该第二数据线充电的开始与结束。作为可选的技术方案，该驱动电路还包括栅极驱动器及源极驱动器，于该栅极驱动器控制该多条扫描线中的一条扫描线开启的时段内，该源极驱动器通过该多工器子单元向该第一数据线和该第二数据线充电。作为可选的技术方案，该时序控制器用以控制该第一信号的下降边缘与该第三信号的上升边缘于时序上对齐。作为可选的技术方案，该时序控制器还用以控制该第二信号相较于该第一信号延迟一个第一延迟时间；控制该第四信相较于该第三信号延迟一个该第一延迟时间。作为可选的技术方案，于该第一延迟时间内该第一信号、该第二信号、该第三信号以及该第四信号的上升边缘由低电位完全上升至高电位；于该第一延迟时间内该第一信号、该第二信号、该第三信号以及该第四信号的下降边缘由高电位完全下降至低电位。作为可选的技术方案，该多工器子单元还控制第三数据线，该多工器子单元还包括第五晶体管以及第六晶体管，该时序控制器向该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管以及该第六晶体管分别输入第五信号、第六信号、第七信号、第八信号、第九信号以及第十信号；其中，该第五晶体管与该第六晶体管串联且电性连接于该第三数据线，用以控制该第三数据线充电的开始与结束。作为可选的技术方案，该驱动电路还包括栅极驱动器及源极驱动器，于该栅极驱动器控制该多条扫描线中的一条扫描线开启的时段内，该源极驱动器通过该多工器子单元向该第一数据线、该第二数据线以及该第三数据线充电。作为可选的技术方案，该时序控制器还用以控制该第五信号的下降边缘与该第七信号的上升边缘于时序上对齐；控制该第七信号的下降边缘与该第九信号的上升边缘于时序上对齐。作为可选的技术方案，该时序控制器还用以控制该第六信号相较于该第五信号延迟一个第二延迟时间；控制该第八信号相较于该第七信号延迟一个该第二延迟时间；控制该第十信号相较于该第九信号延迟一个该第二延迟时间。作为可选的技术方案，于该第二延迟时间内该第五信号、该第六信号、该第七信号、该第八信号、该第九信号以及该第十信号的上升边缘由低电位完全上升至高电位；于该第二延迟时间内该第五信号、该第六信号、该第七信号、该第八信号、该第九信号以及该第十信号的下降边缘由高电位完全下降至低电位。相比于现有技术，本专利技术的显示装置驱动电路，通过在多工器子单元设置两个串联的晶体管，并且搭配一组具有延迟时间的控制信号控制晶体管的导通与关闭。通过灵活控制晶体管在一个充电周期内不同时段的导通与关闭，以解决现有技术中通过多工器控制的显示装置驱动电路造成的亮暗线的问题。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1为现有技术中的显示装置驱动电路的部分示意图。图2为图1中显示装置驱动电路的部分控制信号的波形图。图3为本专利技术第一实施例的显示装置驱动电路的部分示意图。图4为图3中显示装置驱动电路的部分控制信号的波形图。图5为本专利技术第二实施例的显示装置驱动电路的部分示意图。图6为图5中显示装置驱动电路的部分控制信号的波形图。具体实施方式下面结合附图对本专利技术的结构原理和工作原理作具体的描述：为使对本专利技术的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。请参照图3，图3为本专利技术第一实施例的显示装置驱动电路的部分示意图。本专利技术显示装置的驱动电路200本文档来自技高网...

【技术保护点】
1.一种显示装置的驱动电路，包括多条扫描线、多条数据线以及多个像素,其特征在于，该显示装置的驱动电路还包括：多工器，包括多个多工器子单元，该多工器子单元控制第一数据线与第二数据线，该多工器子单元包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；以及时序控制器，该时序控制器向该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管分别输入第一信号、第二信号、第三信号以及第四信号；其中，该第一晶体管与该第二晶体管串联且电性连接于该第一数据线，用以控制该第一数据线充电的开始与结束；该第三晶体管与该第四晶体管串联且电性连接于该第二数据线，用以控制该第二数据线充电的开始与结束。

【技术特征摘要】
1.一种显示装置的驱动电路，包括多条扫描线、多条数据线以及多个像素,其特征在于，该显示装置的驱动电路还包括：多工器，包括多个多工器子单元，该多工器子单元控制第一数据线与第二数据线，该多工器子单元包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；以及时序控制器，该时序控制器向该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管分别输入第一信号、第二信号、第三信号以及第四信号；其中，该第一晶体管与该第二晶体管串联且电性连接于该第一数据线，用以控制该第一数据线充电的开始与结束；该第三晶体管与该第四晶体管串联且电性连接于该第二数据线，用以控制该第二数据线充电的开始与结束。2.如权利要求1所述的显示装置的驱动电路，其特征在于，该驱动电路还包括栅极驱动器及源极驱动器，于该栅极驱动器控制该多条扫描线中的一条扫描线开启的时段内，该源极驱动器通过该多工器子单元向该第一数据线和该第二数据线充电。3.如权利要求1所述的显示装置的驱动电路，其特征在于，该时序控制器用以控制该第一信号的下降边缘与该第三信号的上升边缘于时序上对齐。4.如权利要求1所述的显示装置的驱动电路，其特征在于，该时序控制器还用以控制该第二信号相较于该第一信号延迟一个第一延迟时间；控制该第四信相较于该第三信号延迟一个该第一延迟时间。5.如权利要求4所述的显示装置的驱动电路，其特征在于，于该第一延迟时间内该第一信号、该第二信号、该第三信号以及该第四信号的上升边缘由低电位完全上升至高电位；于该第一延迟时间内该第一信号、该第二信号、该第三信号以及该第四信号的下降边缘由高电位完全下降至低电位。6...

【专利技术属性】
技术研发人员：郭峻言，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71