通用测试插座、半导体测试装置及测试半导体器件的方法制造方法及图纸

本发明专利技术提供通用测试插座、半导体测试装置及测试半导体器件的方法。一种通用测试插座包括：第一子层，所述第一子层包括多个第一直通导体，所述多个第一直通导体以第一节距布置在第一基片中；和第二子层，所述第二子层包括多个第二直通导体，所述第二子层堆叠在所述第一子层上，使得所述多个第一直通导体与所述多个第二直通导体接触，所述多个第二直通导体以第二节距布置在第二基片中，所述第二节距小于或等于所述第一节距。

【技术实现步骤摘要】
通用测试插座、半导体测试装置及测试半导体器件的方法相关申请的交叉引用本申请要求2017年7月10日在韩国知识产权局提交的韩国专利申请第10-2017-0087283号的优先权，该韩国专利申请公开的全部内容通过引用并入本文。
本专利技术构思涉及通用测试插座、半导体测试装置和/或测试半导体器件的方法，更具体地，涉及适用于各种类型的半导体器件并且能够以改进的和/或便宜的方式执行测试的通用测试插座、半导体测试装置以及测试半导体器件的方法。
技术介绍
半导体器件必须经历各种测试以便检查其可靠性。用于测试半导体器件的测试插座包括与半导体器件的端子一一对应的端子。如果待测试的半导体器件被更换为另一个半导体器件，则需要根据更换的半导体器件的端子的布置来更换测试插座。此外，即使测试插座的许多端子中只有一个出现问题，也需要更换该测试插座。更进一步地，将测试插座附着到测试装置上以及将测试插座从测试装置上拆下要花费时间。
技术实现思路
本专利技术构思提供了适用于各种类型的半导体器件并且能够以改进的和/或便宜的方式执行测试的通用测试插座。本专利技术构思还提供了能够以改进的和/或便宜的方式执行测试的测试装置。本专利技术构思还提供了能够以改进的和/或便宜的方式执行测试的测试半导体器件的方法。根据示例性实施例，一种通用测试插座包括：(1)第一子层，所述第一子层包括多个第一直通导体，所述多个第一直通导体以第一节距布置在第一基片中；和(2)第二子层，所述第二子层包括多个第二直通导体，所述第二子层堆叠在所述第一子层上，使得所述多个第一直通导体与所述多个第二直通导体接触，所述多个第二直通导体以第二节距布置在第二基片中，所述第二节距小于或等于所述第一节距。根据示例性实施例，一种半导体测试装置包括：(1)测试主体，被配置为测试半导体器件，所述测试主体包括通用测试插座，所述通用测试插座包括：第一子层，所述第一子层包括多个第一直通导体，所述多个第一直通导体以第一节距布置在第一基片中；和第二子层，所述第二子层包括多个第二直通导体，所述第二子层堆叠在所述第一子层上，使得所述多个第一直通导体与所述多个第二直通导体接触，所述多个第二直通导体以第二节距布置在第二基片中，所述第一节距以及所述第二节距小于或等于所述半导体器件的端子的节距的1/2；以及(2)测试控制单元，被配置为控制由所述测试主体执行的测试。根据示例性实施例，提供一种通过使用半导体测试装置来测试半导体器件的方法，所述半导体测试装置包括被配置为测试半导体器件的测试主体以及被配置为控制由所述测试主体执行的测试的测试控制单元，所述方法包括：将通用测试插座放置在测试基片上；将多个半导体器件放置在所述通用测试插座上；和通过所述通用测试插座向所述多个半导体器件施加测试信号。附图说明根据以下结合附图的详细描述，将更清楚地理解本专利技术构思的示例性实施例，在附图中：图1是示出了根据本专利技术构思的示例性实施例的测试装置的框图；图2是根据本专利技术构思的示例性实施例的测试装置的主体的透视图；图3是示出了根据本专利技术构思的示例性实施例的测试半导体器件的方法的侧截面图；图4是概念性地示出了根据本专利技术构思的示例性实施例的通用测试插座的侧截面图；图5A至图5D是示出了根据本专利技术构思的一些示例性实施例的第一子层的主要部分的概念图；图6A至图6D是示出了根据本专利技术构思的一些示例性实施例的第二子层的主要部分的概念图；图7是示出了与通用测试插座接触的半导体封装件的概念图；图8A至图8P是示出了根据本专利技术构思的一些示例性实施例的通用测试插座的侧截面图；图9A至图9D是示出了根据本专利技术构思的一些示例性实施例的测试插座的截面图；图10A和图10B是示出了根据本专利技术构思的其它一些示例性实施例的第一子层的侧截面图；图11A至图11E是示出了针的各种示例的局部透视图；图12是示出了根据本专利技术构思的示例性实施例的测试半导体器件的方法的流程图；和图13是示出了沿水平方向移动通用测试插座的方法的示例性实施例的概念图。具体实施方式图1是根据本专利技术构思的示例性实施例的测试装置1的框图。参照图1，测试装置1可以包括测试主体1a和用于控制由测试主体1a执行的测试的测试控制器1b。测试主体1a是实际执行待测试的半导体器件40的装载和输送以及正常品和不良品的分拣的部分，并且被称为“测试处理机单元”或“测试处理机”。另外，测试控制器1b向测试主体1a发送电信号以确定半导体器件40是否是正常品。测试控制器1b可以是被配置为通过执行测试装置1的基本算术和逻辑运算以及输入/输出(I/O)操作来处理例如计算机程序的计算机可读指令的处理器，由此将测试控制器1b转换成专用处理器。计算机可读指令可以被存储在存储器或其它存储介质上。测试控制器1b可以运行操作系统(OS)以及在OS上运行的一个或多个软件应用或计算机程序。测试控制器1b也可以响应于计算机程序的执行而访问、存储、操纵、处理和创建数据。在本示例性实施例中，测试主体1a包括：测试基片10，该测试基片10上设置有通用测试插座20；半导体装载单元a2，该半导体装载单元a2用于装载和存储半导体器件；以及输送工具单元a1，该输送工具单元a1将半导体装载单元a2中的半导体器件输送到测试基片10上的通用测试插座20，使得半导体器件与通用测试插座20接触。测试控制器1b可以包括判定单元b1、控制单元b2等。输送工具单元a1将在测试基片10上已经测试完的半导体芯片输送到正常品存储器a3或者不良品存储器a4。这里，由测试控制器1b来确定被测试的半导体器件是否有缺陷，并且根据测试控制器1b的确定结果，输送工具单元a1将半导体器件分拣为正常品或不良品，并且将半导体器件输送到正常品存储器a3或不良品存储器a4。操作者可以将待测试的半导体器件40容纳在例如托盘的容纳格中，并将半导体器件40放在测试主体1a的半导体装载单元a2中。接下来的测试过程可以自动执行，即，输送工具单元a1将托盘上的半导体器件40输送到测试基片10上的通用测试插座20上，使得半导体器件40与通用测试插座20接触。另外，测试控制器1b向通用测试插座20发送电信号以确定半导体器件40是否有缺陷。接收到确定结果的测试主体1a通过使用包括在该测试主体1a中的输送工具单元a1，将正常品放入正常品存储器a3中，并且将不良品放入不良品存储器a4中，然后测试完成。图2是根据本专利技术构思的示例性实施例的测试装置1中包括的测试主体1a的透视图。参照图2，测试主体1a可以包括输送器单元a10、传递单元a20和测试单元a30。输送器单元a10可以输送半导体器件40。输送器单元a10可以包括供应输送器a12和卸货输送器a14。供应输送器a12将半导体器件40输送到传递单元a20。卸货输送器a14可以将半导体器件40从传递单元a20传递到卸载机。传递单元a20可以将待测试的半导体器件40装载到测试单元a30上和/或从测试单元a30上卸载半导体器件40。传递单元a20可以包括升降单元a22和机器人单元a24。升降单元a22可以在供应输送器a12和机器人单元a24之间提升半导体器件40。机器人单元a24可以在升降单元a22和测试单元a30之间传递半导体器件40。测试单元a30向半导体器件40提供测试环境和测试空间。测试单元a30本文档来自技高网...

【技术保护点】
1.一种通用测试插座，包括：第一子层，所述第一子层包括多个第一直通导体，所述多个第一直通导体以第一节距布置在第一基片中；和第二子层，所述第二子层包括多个第二直通导体，所述第二子层堆叠在所述第一子层上，使得所述多个第一直通导体与所述多个第二直通导体接触，所述多个第二直通导体以第二节距布置在第二基片中，所述第二节距小于或等于所述第一节距。

【技术特征摘要】
2017.07.10 KR 10-2017-00872831.一种通用测试插座，包括：第一子层，所述第一子层包括多个第一直通导体，所述多个第一直通导体以第一节距布置在第一基片中；和第二子层，所述第二子层包括多个第二直通导体，所述第二子层堆叠在所述第一子层上，使得所述多个第一直通导体与所述多个第二直通导体接触，所述多个第二直通导体以第二节距布置在第二基片中，所述第二节距小于或等于所述第一节距。2.根据权利要求1所述的通用测试插座，其中，所述第二节距小于或等于所述第一节距的1/2。3.根据权利要求1所述的通用测试插座，其中，所述第一节距小于或等于在测试中的封装件的端子的节距的1/2。4.根据权利要求1所述的通用测试插座，其中，所述第一节距为15微米至70微米；并且所述第二节距为5微米至30微米。5.根据权利要求1所述的通用测试插座，其中，所述多个第一直通导体包括微粉末或碳基纳米结构。6.根据权利要求5所述的通用测试插座，其中，所述微粉末或所述碳基纳米结构在设置在所述第一基片中的凹形电极上。7.根据权利要求1所述的通用测试插座，其中，所述多个第一直通导体包括穿透到所述第一基片中的微凸起。8.根据权利要求1所述的通用测试插座，其中，所述多个第二直通导体包括线引脚或者细导电颗粒阵列。9.根据权利要求8所述的通用测试插座，其中，所述细导电颗粒阵列的所述第二节距基本上等于所述第一节距。10.根据权利要求8所述的通用测试插座，其中，所述多个第二直通导体包括所述线引脚；并且所述线引脚是倾斜的。11.根据权利要求1所述的通用测试插座，进一步包括：在所述第一基片上的第三子层，所述第三子层包括多个第三直通导体，所述多个第三直通导体以第三节距布置，所述第三节距与所述第二节距基本上相同。12.根据权利要求11所述的通用测试插座，其中，所述第三子层具有与所述第二子层相同的结构。13.根据权利要求1所述的通用测试插座，进一步包括：在所述第二基片上的第四子层，所述第四子层包括多个第四直通导体，所述多个第四直通导体以第四节距布置，所述第四节距与所述第一节距基本上相同。14.根据权利要求13所述的通用测试插座，其中，所述第四子层具有与所述第一子层相同的结构。15.根据权利要求1所述的通用测试插座，其中，所述第一子...

【专利技术属性】
技术研发人员：山田大典，申东彦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR