用于晶片允收测试的测试结构制造技术

本实用新型专利技术公开了用于晶片允收测试的测试结构，所述测试结构包括多个过孔、顶端金属层以及底端金属层，其中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um‑10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。该测试结构由多种间距过孔的排布，使得对不同间距大小敏感的异常都能捕捉到，从而在晶片允收测试中，在体现过孔链的阻值上，能够更为准确、有效地实现过孔工艺的监控。

【技术实现步骤摘要】
用于晶片允收测试的测试结构
本技术涉及集成电路测试
，特别涉及用于晶片允收测试的测试结构。
技术介绍
WAT（WaferAcceptanceTest，晶片允收测试）是集成电路制造过程中的重要环节，其对专门的测试结构（testkey）进行电参数的测试，通过电参数来监控各制造工艺是否正常和稳定。WAT的测试结构通过设置在晶片的切割道区域上，过孔链（Viachain）是一种典型的测试结构，其包括大量的过孔，这些过孔通过上层和下层的金属短线依次连接组成过孔链，测量过孔链的两端的阻值（Rc），通过过孔链阻值来监控过孔工艺是否正常和稳定。目前，过孔链的测试结构中的过孔呈规整排列，相邻的过孔之间的间距为固定的。然而，在晶片的不同区域上，器件的排布并不是完全相同的，在过孔链的设计中，对过孔间间距的要求很高，过大或过小的间距都会导致一些异常没有被捕捉到，从而无法体现在过孔链阻值的参数上，无法准确、有效地监控过孔工艺。
技术实现思路
有鉴于此，本技术的目的在于提供用于晶片允收测试的测试结构，提供能够更为准确、有效地监控过孔工艺的测试结构。为了实现上述目的，本技术有如下技术方案：用于晶片允收测试的测试结构，所述测试结构包括多个过孔、顶端金属层以及底端金属层，其中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um-10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。优选地，所述多个过孔呈行排布或列排布。优选地，所述多个过孔沿过孔的排布方向，各子区间内的过孔间距依次增大。优选地，所述多个过孔沿过孔的排布方向，各子区间内的过孔间距依次减小。优选地，所述过孔阵列中，各子区域呈行方向排布和/或列方向排布。优选地，所述多个过孔中，过孔和顶端金属层组成测试端口。优选地，所述多个过孔中，不同过孔间距之间的差异大于20%。本技术所提供的用于晶片允收测试的测试结构包括过孔、顶端金属层以及底端金属层，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距，而且，多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距，所获得的有益效果是，该测试结构由多种间距过孔的排布，使得对不同间距大小敏感的异常都能捕捉到，从而在晶片允收测试中，在体现过孔链的阻值上，能够更为准确、有效地实现过孔工艺的监控。下面结合附图和具体实施方式对本技术做进一步说明。附图说明图1为本技术具体实施例一提供的用于晶片允收测试的测试结构的俯视叠加示意图。图2为本技术具体实施例一提供的用于晶片允收测试的测试结构的AA向剖面示意图。图3为本技术具体实施例二提供的用于晶片允收测试的测试结构的俯视叠加示意图。图4为本技术具体实施例二提供的用于晶片允收测试的测试结构的AA向剖面示意图。图5为本技术具体实施例三提供的用于晶片允收测试的测试结构的俯视叠加示意图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。参考图1-图5所示，本申请提出了用于晶片允收测试的测试结构，包括多个过孔、顶端金属层以及底端金属层，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um-10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。该方案为应用于晶片允收测试（WaferAcceptanceTest，WAT）中的测试结构，该测试结构通常形成在晶片的切割道区域上，与器件中相应的部件在相同的工艺中同时形成，在该工艺之后，对该测试结构进行WAT的电性测试，通过电性测试获得的参数起到监控器件的工艺是否正常和稳定的作用。本申请中的测试结构为用于监控过孔（Via）工艺的测试结构，为过孔链（Viachain）结构，通过交替的顶端金属层和底端金属层将所述多个过孔连接为过孔链，在过孔链中，除去端部的成为测试端口的过孔，对于其他的每个过孔，其顶端与其一侧的相邻过孔通过顶端金属层电性连接，其底端则与其相对的另一侧的相邻过孔通过底端金属层电性连接，这样，就通过顶端金属层和底端金属层将过孔电性连接为过孔链。可以理解的是，该测试结构在相应的过孔工艺以及该过孔工艺之前的金属互连层、该过孔工艺之后的金属互连层工艺来共同完成，且形成在介质层中，根据不同的工艺，介质层例如可以为未掺杂的氧化硅（SiO2）、掺杂的氧化硅（如硼硅玻璃、硼磷硅玻璃等）、氮化硅（Si3N4）或其他低k介质材料。在具体的应用中，过孔链端部的过孔分别用于引出或者形成测试端口，测试端口以用于WAT测试中，对该过孔链进行测试，获得过孔链的阻值，通常地，在WAT测试中，通过向过孔链施加电流，测试过孔链两端的电压的方式，获得过孔链的电阻。在具体的应用中，可以根据具体需要监控的工艺情况来设置过孔间距的具体参数，优选的，不同过孔间距之间的差异大于20%。在本技术的技术方案中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um-10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。也就是说，过孔链由不同间距的过孔连接形成，这样，在一个测试结构中能够实现多种间距过孔的排布，使得对不同大小敏感的异常都能捕捉到，从而在允收测试中，在过孔链的阻值上，能够更为准确、有效地实现过孔工艺的监控。为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。实施例一在本实施例中，测试结构中的过孔呈行排列或列排列。参考图1和图2所示，其中，图1为本技术具体实施例一提供的用于晶片允收测试的测试结构的俯视叠加示意图，图2为本技术具体实施例一提供的用于晶片允收测试的测试结构的AA向剖面示意图。在本具体实施例一中，该用于晶片允收测试的测试结构中的过孔100呈行排列或列排列，即沿着一个方向排列，过孔100两端分别连接顶端金属层200和底端金属层300，过孔100通过顶端金属层200和底端金属层300连接为一字型的过孔链。该用于晶片允收测试的测试结构中，一端部的过孔100直接连接顶端金属层200组成测试端口。在本实施例一中，过孔100间的间距至少包括两种不同的间距，不同间距的过孔的分布可以根据具体的需要进行设置。更优选地，这些过孔100包括两个子区间400A和400B，在子区间400A和400B中的过孔100之间为一个预设的间距，即每个子区间内的过孔之间的间距是不同的，也就是说，子区间400A与子区间400B的间距是不同本文档来自技高网...

【技术保护点】
1.一种用于晶片允收测试的测试结构，其特征在于，所述测试结构包括多个过孔、顶端金属层以及底端金属层，其中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um‑10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。

【技术特征摘要】
1.一种用于晶片允收测试的测试结构，其特征在于，所述测试结构包括多个过孔、顶端金属层以及底端金属层，其中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um-10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。2.根据权利要求1所述用于晶片允收测试的测试结构，其特征在于，所述多个过孔呈行排布或列排布。3.根据权利要求1所述用于晶片允收测试的测试结构，其特征在于，所述多个...

【专利技术属性】
技术研发人员：赵峰，许秋林，
申请(专利权)人：紫光同芯微电子有限公司，
类型：新型
国别省市：北京,11