存储器件及其操作方法技术

本发明专利技术的实施例提供了存储器件及其操作方法。示例性测试环境可以在测试操作模式下操作，以测试由于一个或多个制造缺陷，存储器器件或通信连接至存储器器件的其它电子器件是否如预期或未如预期地操作。测试操作模式包括移位操作模式、捕获操作模式和/或扫描操作模式。在移位操作模式和扫描操作模式下，示例性测试环境将串行输入数据序列传送至存储器器件。在捕获操作模式下，示例性测试环境将并行输入数据序列传送至存储器器件。之后，存储器器件在移位操作模式或捕获操作模式下输送串行输入数据序列或并行输入数据序列来提供输出数据序列或在扫描操作模式下输送串行输入数据序列来提供扫描数据串行输出序列。

Memory device and its operation method

The embodiment of the present invention provides a memory device and its operation method. An example test environment can operate in test operation mode to test whether memory devices or other electronic devices communicated to memory devices operate as expected or not due to one or more manufacturing defects. Test operation modes include shift operation mode, capture operation mode and/or scan operation mode. In shift mode and scan mode, the sample test environment transmits serial input data sequence to memory device. In capture mode, the sample test environment transmits parallel input data sequences to memory devices. After that, the memory device transmits serial input data sequence or parallel input data sequence in shift operation mode or capture operation mode to provide output data sequence or serial input data sequence in scan operation mode to provide serial output sequence of scan data.

【技术实现步骤摘要】
存储器件及其操作方法
本专利技术的实施例总体电子电路领域，更具体地，涉及存储器件及其操作方法。
技术介绍
存储器器件是用于读取和/或写入电子数据的电子器件。存储器器件可以实现为易失性存储器，诸如需要供电来保持其存储的信息的随机存取存储器(RAM)，或非易失性存储器，诸如即使在断电时也能保持其存储的信息的只读存储器(ROM)。可以以动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和/或非易失性随机存取存储器(NVRAM)(通常被称为闪存)的配置实现RAM。电子数据可以从存储器单元阵列读取和/或写入，其中，存储器单元阵列可通过各个控制线来访问。由存储器器件实施的两个基本操作是：“读取”，其中，存储在存储器单元阵列中的电子数据被读出；以及“写入”，其中，电子数据存储在存储器单元阵列中。除了存储器单元阵列之外，存储器器件还包括从存储器单元阵列读取电子数据以及将电子数据写入存储器单元阵列的外围电路。在存储器器件的背景下，用于测试的设计(也称为可测试性的设计)用可测试性部件(诸如以外围电路作为例子)来补充存储器器件的设计以对存储器器件的内部电路提供改进的存取，以更容易控制和/或观察该内部电路。
技术实现思路
根据本专利技术的一个方面，提供了一种存储装置，包括：第一多路复用电路，被配置为提供串行数据序列或并行数据序列以作为输入数据序列；第一锁存电路，被配置为根据存储器时钟信号提供所述输入数据序列以作为测试数据序列；存储器器件，包括存储器阵列、待测内部电路和未待测内部电路，其中，所述待测内部电路被配置为对所述测试数据序列进行操作以提供输出数据串行序列或输出数据并行序列，以及其中，所述存储器阵列和所述未待测内部电路被配置为是禁用的；第二锁存内部电路，被配置为根据所述存储器时钟信号提供所述测试数据序列以作为第二输出数据串行序列；以及第二多路复用电路，被配置为提供所述输出数据串行序列、所述输出数据并行序列或所述第二输出数据串行序列以作为输出数据序列。根据本专利技术的另一方面，提供了一种存储器器件，包括：存储器阵列、行选择电路、列选择电路和感测放大器/写驱动器，被配置为在测试操作模式下是禁用的；以及输出锁存器，被配置为：在所述测试操作模式下，根据存储器时钟信号接收输入数据序列，在所述测试操作模式下，对所述输入数据序列进行操作以提供输出数据序列，和在所述测试操作模式下，根据所述存储器时钟信号传送所述输出数据序列。根据本专利技术的又一方面，提供了一种用于操作存储装置的方法，所述方法包括：通过所述存储装置，在第一操作模式或第二操作模式下提供串行数据序列，或在第三操作模式下提供并行数据序列；通过所述存储装置的存储器件的第一内部电路输送所述第一操作模式下的所述串行数据序列和所述第三操作模式下的所述并行数据序列来提供第一输出数据序列；通过所述存储装置禁用所述存储器器件的第二内部电路；通过所述存储装置，输送所述第二操作模式下的所述串行数据序列来提供第二输出数据序列；以及通过所述存储装置，在所述第一操作模式和所述第三操作模式下提供所述第一输出数据序列或在所述第二操作模式下提供所述第二输出数据序列。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据本专利技术的示例性实施例的用于测试存储器器件的示例性测试环境的框图；图2示出了根据本专利技术的示例性实施例的存储器器件的框图；图3示出了根据本专利技术的示例性实施例的用于存储器器件的第一示例性实施例的框图；图4示出了根据本专利技术的示例性实施例的用于存储器器件的第二示例性实施例的框图；图5示出了根据本专利技术的示例性实施例的用于存储器器件的第三示例性实施例的框图；图6示出了根据本专利技术的示例性实施例的用于存储器器件的第四示例性实施例的框图；图7示出了根据本专利技术的示例性实施例的示例性测试环境的示例性移位操作模式的流程图；图8示出了根据本专利技术的示例性实施例的示例性测试环境的示例性捕获操作模式的流程图；以及图9示出了根据本专利技术的示例性实施例的示例性测试环境的示例性扫描操作模式的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。概述示例性测试环境可以在测试操作模式下操作，以测试由于一个或多个制造缺陷，存储器器件或通信连接至存储器器件的其它电子器件是否如预期或未如预期地操作。测试操作模式包括移位操作模式、捕获操作模式和/或扫描操作模式。在移位操作模式和扫描操作模式下，示例性测试环境将串行输入数据序列传送至存储器器件。在捕获操作模式下，示例性测试环境将并行输入数据序列传送至存储器器件。之后，存储器器件在移位操作模式或捕获操作模式下输送串行输入数据序列或并行输入数据序列来提供输出数据序列或在扫描操作模式下输送串行输入数据序列来提供扫描数据串行输出序列。用于测试存储器器件的示例性测试环境图1示出了根据本专利技术的示例性实施例的用于测试存储器器件的示例性测试环境的框图。如图1示出的，示例性测试环境100可以在测试操作模式下操作，以测试由于一个或多个制造缺陷，存储器器件或通信连接至存储器器件的其它电子器件是否如预期或未如预期地操作。测试操作模式包括移位操作模式、捕获操作模式和/或扫描操作模式。用于移位操作模式的信号流由方向190表示，用于捕获操作模式的信号流由方向192表示，并且用于扫描操作模式的信号流由图1中的方向194表示。在方向190所示的移位操作模式下，示例性测试系统100根据存储器时钟信号将串行输入数据序列传送至存储器器件，以测试存储器器件存在的一个或多个制造缺陷。存储器器件输送(passthrough)串行输入数据序列以在移位操作模式下提供作为测试数据输出序列的串行输出数据序列。下一步，示例性测试环境100根据存储器时钟信号传送测试数据输出序列，以验证存储器器件的功能。在一些情况下，存储器器件可以在较大的其它电子装置系统内实现。在这些情况下，在如方向192所示的捕获操作模式和/或如方向194所示的扫描操作模式下，存储器器件可以用于辅助测试这些其它电子器件的一个或多个存在的一个或多个制造缺陷。在如方向192所示的捕获操作模式下，示例性测试环境100根据存储器时钟信号将并行输入数据序列传送至存储器器件。存储器器件输送并行输入数据序列以在捕获操作模式下提供作为测试数据输出序列的并行输出数据序列。下一步，示例性测试环境100根据存储器时钟信号传送测试数据输出序列以测试这些其它电子器件的一个或多个。例如，测试数据输出序列可以用于对一个或多个这些其它电子器件电性施压(electronicallystress)以测试存在的一个或多本文档来自技高网...

【技术保护点】
1.一种存储装置，包括：第一多路复用电路，被配置为提供串行数据序列或并行数据序列以作为输入数据序列；第一锁存电路，被配置为根据存储器时钟信号提供所述输入数据序列以作为测试数据序列；存储器器件，包括存储器阵列、待测内部电路和未待测内部电路，其中，所述待测内部电路被配置为对所述测试数据序列进行操作以提供输出数据串行序列或输出数据并行序列，以及其中，所述存储器阵列和所述未待测内部电路被配置为是禁用的；第二锁存内部电路，被配置为根据所述存储器时钟信号提供所述测试数据序列以作为第二输出数据串行序列；以及第二多路复用电路，被配置为提供所述输出数据串行序列、所述输出数据并行序列或所述第二输出数据串行序列以作为输出数据序列。

【技术特征摘要】
2017.06.30 US 62/527,331;2017.09.11 US 15/700,8771.一种存储装置，包括：第一多路复用电路，被配置为提供串行数据序列或并行数据序列以作为输入数据序列；第一锁存电路，被配置为根据存储器时钟信号提供所述输入数据序列以作为测试数据序列；存储器器件，包括存储器阵列、待测内部电路和未待测内部电路，其中，所述待测内部电路被配置为对所述测试数据序列进行操作以提供输出数据串行序列或输出数据并行序列，以及其中，所述存储器阵列和所述未待测内部电路被配置为是禁用的；第二锁存内部电路，被配置为根据所述存储器时钟信号提供所述测试数据序列以作为第二输出数据串行序列；以及第二多路复用电路，被配置为提供所述输出数据串行序列、所述输出数据并行序列或所述第二输出数据串行序列以作为输出数据序列。2.根据权利要求1所述的存储装置，还包括：处理电路，被配置为提供控制信号，以当所述控制信号处于第一逻辑电平时，使所述第二多路复用电路提供所述输出数据串行序列或所述输出数据并行序列作为所述输出数据序列，并且当所述控制信号处于第二逻辑电平时，使所述第二多路复用电路提供所述第二输出数据序列作为所述输出数据序列。3.根据权利要求2所述的存储装置，其中，所述处理电路还被配置为调整第二存储器时钟信号的幅度、频率和/或相位以提供所述存储器时钟信号。4.根据权利要求1所述的存储装置，其中，所述待测电路包括：输出锁存器，以及其中，所述未待测电路包括：行选择电路、列选择电路和感测放大器/写驱动器。5.根据权利要求1所述的存储装置，其中，所述第二锁存电路包括：影子锁存器，被配置为根据存储器时钟信号提供所述测试数据序列作为所述第二输出数据串行序列并且提供所述测试数据序列作为第二测试数据序列，其中，所述输出锁存器被配置为对所述第二测试数据序列进行操作以提供所述输出数据串行序列或所述输出数据并行序列。6.根据权利要求1所述的存储装置，其中，所述第一锁存电路被...

【专利技术属性】
技术研发人员：张铭宏，阿图尔·卡多奇，黄家恩，吴经纬，小唐纳德·G·米坎，杨皓义，林高正，蔡铭谦，萨曼·M·I·阿扎姆，张琮永，尤布·沙拉特·钱德拉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71