栅极驱动电路及其驱动方法、GOA单元电路及显示装置制造方法及图纸

本发明专利技术公开了一种栅极驱动电路及其驱动方法、GOA单元电路及显示装置，其中栅极驱动电路包括：输入子电路，分别连接信号输入端和信号控制端，用于在信号控制端提供的控制信号的作用下输出信号输入端提供的输入信号；进位信号输出子电路，分别连接第一时钟信号端和第一使能信号端，用于根据输入信号、第一时钟信号端提供的第一时钟信号和第一使能信号端提供的第一使能信号生成进位信号；输出子电路，连接第二时钟信号端，用于根据进位信号和第二时钟信号端提供的第二时钟信号生成输出信号；锁存子电路，用于对输出信号进行锁存。由此通过对输出信号的锁存可以有效降低输出信号的噪声，增强输出信号的驱动能力，更好的提升输出信号的稳定性及有效性。

Gate Driving Circuit and Its Driving Method, GOA Unit Circuit and Display Device

The invention discloses a gate driving circuit and its driving method, GOA unit circuit and display device, in which the gate driving circuit includes: input sub-circuit, which connects signal input terminal and signal control terminal respectively, and is used to output input signal provided by signal input terminal under the control signal provided by signal control terminal; carry signal output sub-circuit, which connects the first time separately. The clock signal terminal and the first enabling signal terminal are used to generate carry signal according to the input signal, the first clock signal provided by the first clock signal terminal and the first enabling signal provided by the first enabling signal terminal; the output sub-circuit is connected to the second clock signal terminal to generate output signal according to the second clock signal provided by the carry signal and the second clock signal terminal; and the latch sub-circuit is used to generate output signal according to the second clock signal provided by the carry signal and the second clock signal terminal. Used for latching the output signal. Thus, by locking the output signal, the noise of the output signal can be effectively reduced, the driving ability of the output signal can be enhanced, and the stability and effectiveness of the output signal can be improved.

【技术实现步骤摘要】
栅极驱动电路及其驱动方法、GOA单元电路及显示装置
本专利技术涉及显示
，特别涉及一种栅极驱动电路、一种GOA单元电路、一种显示装置及一种栅极驱动电路的驱动方法。
技术介绍
随着液晶面板业竞争趋于激烈，降低面板成本且提升面板性能成为面板厂商的竞争点，其中，GOA(GateDriveronArray，阵列基板栅极驱动)电路的采用可以有效减少IC(IntegratedCircuit，集成芯片)的使用量，进而降低面板成本，但是，目前的GOA电路仍然存在稳定性差的问题，导致面板的性能无法得到有效提高，因此需要进行改进。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种栅极驱动电路，通过在输出端增加锁存子电路以对输出信号进行锁存，从而可以有效降低输出信号的噪声，增强输出信号的驱动能力，更好的提升输出信号的稳定性及有效性，进而有效提升显示面板的性能。本专利技术的第二个目的在于提出一种GOA单元电路。本专利技术的第三个目的在于提出一种显示装置。本专利技术的第四个目的在于提出一种栅极驱动电路的驱动方法。为实现上述目的，本专利技术第一方面实施例提出了一种栅极驱动电路，包括：输入子电路，所述输入子电路分别连接信号输入端和信号控制端，用于在所述信号控制端提供的控制信号的作用下输出所述信号输入端提供的输入信号；进位信号输出子电路，所述进位信号输出子电路分别连接第一时钟信号端和第一使能信号端，用于根据所述输入信号、所述第一时钟信号端提供的第一时钟信号和所述第一使能信号端提供的第一使能信号生成进位信号；输出子电路，所述输出子电路连接第二时钟信号端，用于根据所述进位信号和所述第二时钟信号端提供的第二时钟信号生成输出信号；锁存子电路，用于对所述输出信号进行锁存。根据本专利技术实施例的栅极驱动电路，通过输入子电路在信号控制端提供的控制信号的作用下输出信号输入端提供的输入信号，并通过进位信号输出子电路根据输入信号、第一时钟信号端提供的第一时钟信号和第一使能信号端提供的第一使能信号生成进位信号，以及通过输出子电路根据进位信号和第二时钟信号端提供的第二时钟信号生成输出信号，并通过锁存子电路对输出信号进行锁存。由此，通过对输出信号的锁存可以有效降低输出信号的噪声，增强输出信号的驱动能力，更好的提升输出信号的稳定性及有效性，进而有效提升显示面板的性能。根据本专利技术的一个实施例，所述输入子电路包括：第一传输门，所述第一传输门的输入端与第一信号输入端相连，所述第一传输门的第一门控信号端与第一信号控制端相连；第二传输门，所述第二传输门的输入端与第二信号输入端相连，所述第二传输门的第一门控信号端和所述第一传输门的第二门控信号端相连后与第二信号控制端相连，所述第二传输门的第二门控信号端与所述第一信号控制端相连，所述第二传输门的输出端和所述第一传输门的输出端相连后作为所述输入子电路的输出端。根据本专利技术的一个实施例，当所述第一信号控制端提供的第一控制信号为高电平且所述第二信号控制端提供的第二控制信号为低电平时，所述栅极驱动电路进行正扫，所述第一传输门打开以输出所述第一信号输入端提供的第一输入信号；当所述第一信号控制端提供的第一控制信号为低电平且所述第二信号控制端提供的第二控制信号为高电平时，所述栅极驱动电路进行反扫，所述第二传输门打开以输出所述第二信号输入端提供的第二输入信号。根据本专利技术的一个实施例，所述栅极驱动电路进行正扫时对应的所述第一时钟信号端提供的第一时钟信号与所述栅极驱动电路进行反扫时对应的所述第一时钟信号端提供的第一时钟信号的电平相反。根据本专利技术的一个实施例，所述输出子电路包括：第三传输门，所述第三传输门的输入端与所述第二时钟信号端相连，所述第三传输门的第一门控信号端与所述进位信号输出子电路的输出端相连；第一反相器，所述第一反相器的输入端与所述进位信号输出子电路的输出端相连，所述第一反相器的输出端与所述第三传输门的第二门控信号端相连；第二反相器，所述第二反相器的输入端与所述第三传输门的输出端相连；第三反相器，所述第三反相器的输入端与所述第二反相器的输出端相连，所述第三反相器的输出端作为所述输出子电路的输出端。根据本专利技术的一个实施例，所述锁存子电路包括：第一晶体管，所述第一晶体管的控制端与所述输出子电路的输出端相连，所述第一晶体管的第一端与第一预设电源相连，所述第一晶体管的第二端与所述第三反相器的输入端相连；第二晶体管，所述第二晶体管的控制端与所述输出子电路的输出端相连，所述第二晶体管的第一端与第二预设电源相连，所述第二晶体管的第二端与所述第三反相器的输入端相连。根据本专利技术的一个实施例，所述的栅极驱动电路，还包括：复位子电路，所述复位子电路连接第二使能信号端，用于根据所述第二使能信号端提供的第二使能信号生成复位信号并通过所述输出子电路输出，以使与所述栅极驱动电路相对应的像素电路根据所述复位信号进行快速放电或复位。根据本专利技术的一个实施例，所述复位子电路包括：第三晶体管和第四晶体管，所述第三晶体管的控制端和所述第四晶体管的控制端相连后与所述第二使能信号端相连，所述第三晶体管的第一端与第一预设电源相连，所述第三晶体管的第二端和所述第四晶体管的第一端相连后与所述第二反相器的输入端相连；第五晶体管，所述第五晶体管的控制端与所述第一反相器的输出端相连，所述第五晶体管的第一端与所述第四晶体管的第二端相连，所述第五晶体管的第二端与第二预设电源相连。根据本专利技术的一个实施例，所述进位信号输出子电路包括：第一或非门，所述第一或非门的第一输入端与所述输入子电路的输出端相连；第六晶体管和第七晶体管，所述第六晶体管的控制端和所述第七晶体管的控制端相连后与所述第一或非门的输出端相连，所述第六晶体管的第一端与所述第一时钟信号端相连，所述第六晶体管的第二端和所述第七晶体管的第一端相连且具有第一节点，所述第一节点与所述第一或非门的第二输入端相连，所述第七晶体管的第二端与第二预设电源相连；第四反相器，所述第四反相器的输入端与所述第一节点相连；第四传输门，所述第四传输门的输入端与所述第一使能信号端相连，所述第四传输门的第一门控信号端与所述第四反相器的输出端相连，所述第四传输门的第二门控信号端与所述第一节点相连；第八晶体管，所述第八晶体管的控制端与所述第一节点相连，所述第八晶体管的第一端与所述第四传输门的输出端相连后作为所述进位信号输出子电路的输出端，所述第八晶体管的第二端与所述第二预设电源相连。根据本专利技术的另一个实施例，所述进位信号输出子电路包括：第一与非门，所述第一与非门的第一输入端与所述输入子电路的输出端相连；第九晶体管和第十晶体管，所述第九晶体管的控制端和所述第十晶体管的控制端相连后与所述第一与非门的输出端相连，所述第九晶体管的第一端与第一预设电源相连，所述第九晶体管的第二端和所述第十晶体管的第一端相连且具有第二节点，所述第二节点与所述第一与非门的第二输入端相连，所述第十晶体管的第二端与所述第一时钟信号端相连；第十一晶体管，所述第十一晶体管的控制端与所述第一使能信号端相连，所述第十一晶体管的第一端与所述第一预设电源相连，所述第十一晶体管的第二端与所述第二节点相连；第五反相器，所述第五反相器的输入端与所述第二节点相连；第五传输门，所述第本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于，包括：输入子电路，所述输入子电路分别连接信号输入端和信号控制端，用于在所述信号控制端提供的控制信号的作用下输出所述信号输入端提供的输入信号；进位信号输出子电路，所述进位信号输出子电路分别连接第一时钟信号端和第一使能信号端，用于根据所述输入信号、所述第一时钟信号端提供的第一时钟信号和所述第一使能信号端提供的第一使能信号生成进位信号；输出子电路，所述输出子电路连接第二时钟信号端，用于根据所述进位信号和所述第二时钟信号端提供的第二时钟信号生成输出信号；锁存子电路，用于对所述输出信号进行锁存。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：输入子电路，所述输入子电路分别连接信号输入端和信号控制端，用于在所述信号控制端提供的控制信号的作用下输出所述信号输入端提供的输入信号；进位信号输出子电路，所述进位信号输出子电路分别连接第一时钟信号端和第一使能信号端，用于根据所述输入信号、所述第一时钟信号端提供的第一时钟信号和所述第一使能信号端提供的第一使能信号生成进位信号；输出子电路，所述输出子电路连接第二时钟信号端，用于根据所述进位信号和所述第二时钟信号端提供的第二时钟信号生成输出信号；锁存子电路，用于对所述输出信号进行锁存。2.如权利要求1所述的栅极驱动电路，其特征在于，所述输入子电路包括：第一传输门，所述第一传输门的输入端与第一信号输入端相连，所述第一传输门的第一门控信号端与第一信号控制端相连；第二传输门，所述第二传输门的输入端与第二信号输入端相连，所述第二传输门的第一门控信号端和所述第一传输门的第二门控信号端相连后与第二信号控制端相连，所述第二传输门的第二门控信号端与所述第一信号控制端相连，所述第二传输门的输出端和所述第一传输门的输出端相连后作为所述输入子电路的输出端。3.如权利要求2所述的栅极驱动电路，其特征在于，当所述第一信号控制端提供的第一控制信号为高电平且所述第二信号控制端提供的第二控制信号为低电平时，所述栅极驱动电路进行正扫，所述第一传输门打开以输出所述第一信号输入端提供的第一输入信号；当所述第一信号控制端提供的第一控制信号为低电平且所述第二信号控制端提供的第二控制信号为高电平时，所述栅极驱动电路进行反扫，所述第二传输门打开以输出所述第二信号输入端提供的第二输入信号。4.如权利要求3所述的栅极驱动电路，其特征在于，所述栅极驱动电路进行正扫时对应的所述第一时钟信号端提供的第一时钟信号与所述栅极驱动电路进行反扫时对应的所述第一时钟信号端提供的第一时钟信号的电平相反。5.如权利要求1所述的栅极驱动电路，其特征在于，所述输出子电路包括：第三传输门，所述第三传输门的输入端与所述第二时钟信号端相连，所述第三传输门的第一门控信号端与所述进位信号输出子电路的输出端相连；第一反相器，所述第一反相器的输入端与所述进位信号输出子电路的输出端相连，所述第一反相器的输出端与所述第三传输门的第二门控信号端相连；第二反相器，所述第二反相器的输入端与所述第三传输门的输出端相连；第三反相器，所述第三反相器的输入端与所述第二反相器的输出端相连，所述第三反相器的输出端作为所述输出子电路的输出端。6.如权利要求5所述的栅极驱动电路，其特征在于，所述锁存子电路包括：第一晶体管，所述第一晶体管的控制端与所述输出子电路的输出端相连，所述第一晶体管的第一端与第一预设电源相连，所述第一晶体管的第二端与所述第三反相器的输入端相连；第二晶体管，所述第二晶体管的控制端与所述输出子电路的输出端相连，所述第二晶体管的第一端与第二预设电源相连，所述第二晶体管的第二端与所述第三反相器的输入端相连。7.如权利要求5所述的栅极驱动电路，其特征在于，还包括：复位子电路，所述复位子电路连接第二使能信号端，用于根据所述第二使能信号端提供的第二使能信号生成复位信号并通过所述输出子电路输出，以使与所述栅极驱动电路相对应的像素电路根据所述复位信号进行快速放电或复位。8.如权利要求7所述的栅极驱动电路，其特征在于，所述复位子电路包括：第三晶体管和第四晶体管，所述第三晶体管的控制端和所述第四晶体管的控制端相连后与所述第二使能信号端相连，所述第三晶体管的第一端与第一预设电源相连，所述第三晶体管的第二端和所述第四晶体管的第一端相连后与所述第二反相器的输入端相连；第五晶体管，所述第五晶体管的控制端与所述第一反相器的输出端相连，所述第五晶体管的第一端与所述第四晶体管的第二端相连，所述第五晶体管的第二端与第二预设电源相连。9.如权利要求1-8中任一项所述的栅极驱动电路，其特征在于，所述进位信号输出子电路包括：第一或非...

【专利技术属性】
技术研发人员：黄飞，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11