像素补偿电路制造技术

本发明专利技术提供了一种像素补偿电路，所述像素补偿电路包括第六晶体管和第七晶体管，所述第六晶体管和所述第七晶体管共用一个控制端，共用一个控制端的第六晶体管和第七晶体管构成驱动管，由此可以使驱动管控制电压具有更宽的电压范围、实现更高的充电率，从而可以对驱动管的控制电压进行充分的调节，进而利于显示灰阶的精准充足分级，提高画面显示效果。

Pixel Compensation Circuit

The invention provides a pixel compensation circuit, which comprises a sixth transistor and a seventh transistor. The sixth transistor and the seventh transistor share a control terminal and a sixth transistor and a seventh transistor share a control terminal to form a drive tube, thereby enabling the control voltage of the drive tube to have a wider voltage range and achieve a higher charge rate. Thus, the control voltage of the driving tube can be adjusted sufficiently, which is helpful to display the gray scale accurately and sufficiently, and improve the display effect.

【技术实现步骤摘要】
像素补偿电路
本专利技术涉及平板显示
，特别涉及一种像素补偿电路。
技术介绍
近年来，常规的显示器已逐渐被便携式薄平板显示器所取代。由于有机或无机发光显示器可提供宽视角和良好的对比度，且具有快速的响应速度，因而有机或无机发光显示器这些自发光型的显示器比其它平板显示器具有更多的优势。这样，有机或无机发光显示器作为下一代显示器已引起人们的广泛关注，特别是包括由有机材料形成了发光层的有机发光二极管(OrganicLightEmittingDiode，OLED)显示器在提供彩色图像的同时，相比无机发光显示器具有更高的亮度、更低的驱动电压及更快的响应时间。一般来说，OLED显示器依驱动方式可分为被动矩阵驱动(PassiveMatrixOLED，PMOLED)和主动矩阵驱动(ActiveMatrixOLED，AMOLED)两种。其中，PMOLED显示器是当数据未写入时并不发光，只在数据写入期间发光。这种驱动方式结构简单、成本较低、较容易设计，主要适用于中小尺寸的显示器。对于AMOLED显示器，该像素阵列的每一像素都有用来存储数据的一电容，让每一像素皆维持在发光状态。由于AMOLED显示器的耗电量明显小于PMOLED显示器，加上驱动方式更适合发展大尺寸与高解析度的显示器，使得AMOLED显示器成为未来发展的主要方向。随着显示技术的发展，人们对于AMOLED显示器的画面显示效果也越来越重视，例如，希望色调饱和度更高、显示画面更加细腻等。有鉴于此，如何设计一种用于AMOLED显示器的像素补偿电路，以提高画面的显示效果，是业内相关技术人员亟待解决的一项课题。
技术实现思路
本专利技术的目的在于提供一种像素补偿电路，以改善画面显示效果。为解决上述技术问题，本专利技术提供一种像素补偿电路，所述像素补偿电路包括：第一晶体管，所述第一晶体管具有第一端、第二端和控制端，所述第一晶体管的第一端电性耦接至参考电压端，所述第一晶体管的控制端电性耦接至第一控制信号端；第二晶体管，所述第二晶体管具有第一端、第二端和控制端，所述第二晶体管的第一端电性耦接至所述参考电压端，所述第二晶体管的第二端电性耦接至第一连接点，所述第二晶体管的控制端电性耦接至所述第一控制信号端；第三晶体管，所述第三晶体管具有第一端、第二端和控制端，所述第三晶体管的第一端电性耦接至数据电压端，所述第三晶体管的控制端电性耦接至第二控制信号端；第四晶体管，所述第四晶体管具有第一端、第二端和控制端，所述第四晶体管的第一端电性耦接至所述第一连接点，所述第四晶体管的第二端电性耦接至第二连接点，所述第四晶体管的控制端电性耦接至所述第二控制信号端；第五晶体管，所述第五晶体管具有第一端、第二端和控制端，所述第五晶体管的第一端电性耦接至所述第三晶体管的第二端，所述第五晶体管的第二端电性耦接至第一电压端，所述第五晶体管的控制端电性耦接至第三控制信号端；第六晶体管，所述第六晶体管具有第一端、第二端和控制端，所述第六晶体管的第二端电性耦接至所述第三晶体管的第二端及所述第五晶体管的第一端，所述第六晶体管的控制端电性耦接至所述第一连接点；第七晶体管，所述第七晶体管和所述第六晶体管共用一个控制端，所述第七晶体管具有第一端和第二端，所述第七晶体管的第一端电性耦接至所述第二连接点，所述第七晶体管的第二端电性耦接至所述第六晶体管的第一端；第八晶体管，所述第八晶体管具有第一端、第二端和控制端，所述第八晶体管的第一端电性耦接至所述第一晶体管的第二端，所述第八晶体管的第二端电性耦接至所述第二连接点，所述第八晶体管的控制端电性耦接至所述第三控制信号端；存储电容，所述存储电容具有第一端和第二端，所述存储电容的第一端电性耦接至所述第一电压端及所述第五晶体管的第二端，所述存储电容的第二端电性耦接至所述第一连接点；发光二极管，所述发光二极管具有阳极端和阴极端，所述发光二极管的阳极端电性耦接至所述第一晶体管的第二端及所述第八晶体管的第一端，所述发光二极管的阴极端电性耦接至第二电压端；所述第一电压端提供的电压高于所述第二电压端提供的电压。可选的，在所述的像素补偿电路中，所述像素补偿电路还包括第九晶体管，所述第九晶体管和所述第二晶体管共用一个控制端，所述第九晶体管具有第一端和第二端，所述第九晶体管耦接在所述第二晶体管和所述第一连接点之间，所述第九晶体管的第一端电性耦接至所述第二晶体管的第二端，所述第九晶体管的第二端电性耦接至所述第一连接点。可选的，在所述的像素补偿电路中，所述像素补偿电路还包括第十晶体管，所述第十晶体管和所述第四晶体管共用一个控制端，所述第十晶体管具有第一端和第二端，所述第十晶体管耦接在所述第四晶体管和所述第二连接点之间，所述第十晶体管的第一端电性耦接至所述第二连接点，所述第十晶体管的第二端电性耦接至所述第四晶体管的第二端。可选的，在所述的像素补偿电路中，所述像素补偿电路还包括第十一晶体管，所述第十一晶体管和所述第六晶体管、第七晶体管共用一个控制端。可选的，在所述的像素补偿电路中，所述第一晶体管至所述第十晶体管均为P型薄膜晶体管。可选的，在所述的像素补偿电路中，当所述第一控制信号端输出低电平且所述第二控制信号端和所述第三控制信号端输出高电平时，所述像素补偿电路处于初始化阶段；当所述第二控制信号端输出低电平且所述第一控制信号端和所述第三控制信号端输出高电平时，所述像素补偿电路处于数据写入阶段；当所述第三控制信号端输出低电平且所述第一控制信号端和所述第二控制信号端输出高电平时，所述像素补偿电路处于发光阶段。可选的，在所述的像素补偿电路中，当所述像素补偿电路处于初始化阶段时，所述第一晶体管、所述第二晶体管及所述第九晶体管处于开通状态；当所述像素补偿电路处于数据写入阶段时，所述第三晶体管、所述第四晶体管及所述第十晶体管处于开通状态；当所述像素补偿电路处于发光阶段时，所述第五晶体管、所述第六晶体管、所述第七晶体管及所述第八晶体管处于开通状态。可选的，在所述的像素补偿电路中，所述第一晶体管至所述第十晶体管均为N型薄膜晶体管。可选的，在所述的像素补偿电路中，当所述第一控制信号端输出高电平且所述第二控制信号端和所述第三控制信号端输出低电平时，所述像素补偿电路处于初始化阶段；当所述第二控制信号端输出高电平且所述第一控制信号端和所述第三控制信号端输出低电平时，所述像素补偿电路处于数据写入阶段；当所述第三控制信号端输出高电平且所述第一控制信号端和所述第二控制信号端输出低电平时，所述像素补偿电路处于发光阶段。可选的，在所述的像素补偿电路中，当所述像素补偿电路处于初始化阶段时，所述第一晶体管、所述第二晶体管及所述第九晶体管处于开通状态；当所述像素补偿电路处于数据写入阶段时，所述第三晶体管、所述第四晶体管及所述第十晶体管处于开通状态；当所述像素补偿电路处于发光阶段时，所述第五晶体管、所述第六晶体管、所述第七晶体管及所述第八晶体管处于开通状态。在本专利技术提供的像素补偿电路中，共用一个控制端的至少两个晶体管(即第六晶体管和第七晶体管)构成驱动管，由此可以使驱动管控制电压具有更宽的电压范围、实现更高的充电率，从而可以对驱动管的控制电压进行充分的调节，进而利于显示灰阶的精准充足分级，提高画面显示效果。附图说明图1是本专利技术实施例的像素补偿电路的结构示本文档来自技高网...

【技术保护点】
1.一种像素补偿电路，其特征在于，所述像素补偿电路包括：第一晶体管，所述第一晶体管具有第一端、第二端和控制端，所述第一晶体管的第一端电性耦接至参考电压端，所述第一晶体管的控制端电性耦接至第一控制信号端；第二晶体管，所述第二晶体管具有第一端、第二端和控制端，所述第二晶体管的第一端电性耦接至所述参考电压端，所述第二晶体管的第二端电性耦接至第一连接点，所述第二晶体管的控制端电性耦接至所述第一控制信号端；第三晶体管，所述第三晶体管具有第一端、第二端和控制端，所述第三晶体管的第一端电性耦接至数据电压端，所述第三晶体管的控制端电性耦接至第二控制信号端；第四晶体管，所述第四晶体管具有第一端、第二端和控制端，所述第四晶体管的第一端电性耦接至所述第一连接点，所述第四晶体管的第二端电性耦接至第二连接点，所述第四晶体管的控制端电性耦接至所述第二控制信号端；第五晶体管，所述第五晶体管具有第一端、第二端和控制端，所述第五晶体管的第一端电性耦接至所述第三晶体管的第二端，所述第五晶体管的第二端电性耦接至第一电压端，所述第五晶体管的控制端电性耦接至第三控制信号端；第六晶体管，所述第六晶体管具有第一端、第二端和控制端，所述第六晶体管的第二端电性耦接至所述第三晶体管的第二端及所述第五晶体管的第一端，所述第六晶体管的控制端电性耦接至所述第一连接点；第七晶体管，所述第七晶体管和所述第六晶体管共用一个控制端，所述第七晶体管具有第一端和第二端，所述第七晶体管的第一端电性耦接至所述第二连接点，所述第七晶体管的第二端电性耦接至所述第六晶体管的第一端；第八晶体管，所述第八晶体管具有第一端、第二端和控制端，所述第八晶体管的第一端电性耦接至所述第一晶体管的第二端，所述第八晶体管的第二端电性耦接至所述第二连接点，所述第八晶体管的控制端电性耦接至所述第三控制信号端；存储电容，所述存储电容具有第一端和第二端，所述存储电容的第一端电性耦接至所述第一电压端及所述第五晶体管的第二端，所述存储电容的第二端电性耦接至所述第一连接点；发光二极管，所述发光二极管具有阳极端和阴极端，所述发光二极管的阳极端电性耦接至所述第一晶体管的第二端及所述第八晶体管的第一端，所述发光二极管的阴极端电性耦接至第二电压端；所述第一电压端提供的电压高于所述第二电压端提供的电压。...

【技术特征摘要】
1.一种像素补偿电路，其特征在于，所述像素补偿电路包括：第一晶体管，所述第一晶体管具有第一端、第二端和控制端，所述第一晶体管的第一端电性耦接至参考电压端，所述第一晶体管的控制端电性耦接至第一控制信号端；第二晶体管，所述第二晶体管具有第一端、第二端和控制端，所述第二晶体管的第一端电性耦接至所述参考电压端，所述第二晶体管的第二端电性耦接至第一连接点，所述第二晶体管的控制端电性耦接至所述第一控制信号端；第三晶体管，所述第三晶体管具有第一端、第二端和控制端，所述第三晶体管的第一端电性耦接至数据电压端，所述第三晶体管的控制端电性耦接至第二控制信号端；第四晶体管，所述第四晶体管具有第一端、第二端和控制端，所述第四晶体管的第一端电性耦接至所述第一连接点，所述第四晶体管的第二端电性耦接至第二连接点，所述第四晶体管的控制端电性耦接至所述第二控制信号端；第五晶体管，所述第五晶体管具有第一端、第二端和控制端，所述第五晶体管的第一端电性耦接至所述第三晶体管的第二端，所述第五晶体管的第二端电性耦接至第一电压端，所述第五晶体管的控制端电性耦接至第三控制信号端；第六晶体管，所述第六晶体管具有第一端、第二端和控制端，所述第六晶体管的第二端电性耦接至所述第三晶体管的第二端及所述第五晶体管的第一端，所述第六晶体管的控制端电性耦接至所述第一连接点；第七晶体管，所述第七晶体管和所述第六晶体管共用一个控制端，所述第七晶体管具有第一端和第二端，所述第七晶体管的第一端电性耦接至所述第二连接点，所述第七晶体管的第二端电性耦接至所述第六晶体管的第一端；第八晶体管，所述第八晶体管具有第一端、第二端和控制端，所述第八晶体管的第一端电性耦接至所述第一晶体管的第二端，所述第八晶体管的第二端电性耦接至所述第二连接点，所述第八晶体管的控制端电性耦接至所述第三控制信号端；存储电容，所述存储电容具有第一端和第二端，所述存储电容的第一端电性耦接至所述第一电压端及所述第五晶体管的第二端，所述存储电容的第二端电性耦接至所述第一连接点；发光二极管，所述发光二极管具有阳极端和阴极端，所述发光二极管的阳极端电性耦接至所述第一晶体管的第二端及所述第八晶体管的第一端，所述发光二极管的阴极端电性耦接至第二电压端；所述第一电压端提供的电压高于所述第二电压端提供的电压。2.如权利要求1所述的像素补偿电路，其特征在于，所述像素补偿电路还包括第九晶体管，所述第九晶体管和所述第二晶体管共用一个控制端，所述第九晶体管具有第一端和第二端，所述第九晶体管耦接在所述第二晶体管和所述第一连接点之间，所述第九晶体管的第一端电性耦接至所述第二晶体管的第二端，所述第九...

【专利技术属性】
技术研发人员：张金方，王向前，韩珍珍，张露，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏,32