The embodiment of this application provides a flip-flop and a chip, which includes an error correction circuit and an error detection circuit; the first input end of the error correction circuit acts as the data input end of the flip-flop, the output end of the error correction circuit is connected to the first input end of the error detection circuit, and the second input end of the error detection circuit acts as the clock input end of the flip-flop. The output end of the error correction circuit is connected to the second input end and the third input end of the error correction circuit, respectively. The error detection circuit is used to send an error correction signal to the error correction circuit when a single event reversal SEU of the flip-flop is detected, and the error correction circuit is used to correct the flip-flop when the error correction signal is received. It can be seen that, on the basis of realizing the error correction function, the embodiment of this application realizes real-time monitoring of the working state of the trigger in the radiation environment, so as to realize the accurate estimation of the working performance of the trigger in the radiation environment.
【技术实现步骤摘要】
触发器及芯片
本申请涉及电路技术,尤其涉及一种触发器及芯片。
技术介绍
通常情况下,在一些辐射环境比较恶劣的情况下,集成电路(IntegratedCircuit,IC)常常会受到干扰,例如,单个高能粒子射入IC电路中的半导体器件,使半导体器件逻辑状态翻转(例如逻辑状态由低电平变为高电平,或者逻辑状态由高电平变为低电平),这种效应被称为单粒子翻转(Singleeventupse,SEU)。由于SEU会导致IC电路系统功能紊乱,严重时会发生灾难性事故,因此,如何实现抗SEU已经成为目前研发人员的研究热点。现有技术中,通常采用两个基于三模冗余的加固锁存器串联组成抗SEU的触发器。图1为现有技术中基于三模冗余的加固锁存器的结构示意图,如图1所示,每个基于三模冗余的加固锁存器包括三个锁存器单元A0以及一个表决器B0,其中,三个锁存器单元A0的输出端连接至表决器B0的三个输入端;表决器B0将三个输入端的输入信号中至少两个相同的输入信号作为表决器B0的输出信号。因此,每个基于三模冗余的加固锁存器中的任何一个锁存器单元A0发生SEU,均不会影响该基于三模冗余的加固锁存器的输出,实现了抗SEU的目的。但是,现有的抗SEU的触发器无法实现SEU的检错功能,从而无法实时监测触发器在辐射环境下的工作状态。
技术实现思路
本申请提供一种触发器及芯片,实现了实时监测触发器在辐射环境下的工作状态,以便于实现触发器在辐射环境下的工作性能的精确估计。第一方面,本申请实施例提供一种触发器,包括:纠错电路以及检错电路;其中,所述纠错电路的第一输入端作为所述触发器的数据输入端,所述纠错电路的输出端连 ...
【技术保护点】
1.一种触发器,其特征在于,包括:纠错电路以及检错电路;其中,所述纠错电路的第一输入端作为所述触发器的数据输入端,所述纠错电路的输出端连接至所述检错电路的第一输入端,所述检错电路的第二输入端作为所述触发器的时钟输入端,所述检错电路的输出端分别连接至所述纠错电路的第二输入端和第三输入端;其中,所述检错电路用于在检测到所述触发器发生单粒子翻转SEU时,向所述纠错电路发送纠错信号;所述纠错电路用于在接收到所述纠错信号时对所述触发器进行纠错处理。
【技术特征摘要】
1.一种触发器,其特征在于,包括:纠错电路以及检错电路;其中,所述纠错电路的第一输入端作为所述触发器的数据输入端,所述纠错电路的输出端连接至所述检错电路的第一输入端,所述检错电路的第二输入端作为所述触发器的时钟输入端,所述检错电路的输出端分别连接至所述纠错电路的第二输入端和第三输入端;其中,所述检错电路用于在检测到所述触发器发生单粒子翻转SEU时,向所述纠错电路发送纠错信号;所述纠错电路用于在接收到所述纠错信号时对所述触发器进行纠错处理。2.根据权利要求1所述的触发器,其特征在于,所述检错电路包括:第一检错单元、第二检错单元以及第三检错单元;其中,所述第一检错单元的输入端连接至所述纠错电路的输出端,所述第二检错单元的输入端连接至所述时钟输入端,所述第一检错单元的输出端连接至所述第三检错单元的第一输入端,所述第二检错单元的输出端连接至所述第三检错单元的第二输入端,所述第三检错单元的输出端分别连接至所述纠错电路的第二输入端和第三输入端;所述第一检错单元用于检测所述纠错电路的输出端的输出信号是否发生电平跳变;所述第二检错单元用于检测所述时钟输入端的时钟信号是否发生电平跳变;所述第三检错单元用于在检测到所述纠错电路的输出端的输出信号发生电平跳变、且所述时钟输入端的时钟信号未发生电平跳变时,确定所述触发器发生SEU,并向所述纠错电路发送所述纠错信号。3.根据权利要求2所述的触发器,其特征在于,所述第一检错单元包括:第一反相器以及第一检错子单元;其中,所述第一反相器的输入端和所述第一检错子单元的第一输入端都连接至所述纠错电路的输出端,所述第一反相器的输出端连接至所述第一检错子单元的第二输入端,所述第一检错子单元的输出端连接至所述第三检错单元的第一输入端;所述第一检错子单元包括:与门,或者,或门。4.根据权利要求2所述的触发器,其特征在于,所述第二检错单元包括:第二反相器以及第二检错子单元;其中,所述第二反相器的输入端和所述第二检错子单元的第一输入端都连接至所述时钟输入端,所述第二反相器的输出端连接至所述第二检错子单元的第二输入端,所述第二检错子单元的输出端连接至所述第三检错单元的第二输入端;所述第二检错子单元包括:与非门,或者,或门。5.根据权利要求2所述的触发器,其特征在于,所述第三检错单元包括:与门,或者,与非门。6.根据权利要求1所述的触发器,其特征在于,所述纠错电路包括:第一锁存器以及第二锁存器;其中,所述第一锁存器的第一输入端连接至所述数据输入端,所述第一锁存器的输出端连接至所述第二锁存器的第一输入端,所述第一锁存器的第二输入端和所述第二锁存器的第二输入端都连接至所述检错电路的输出端,所述第二锁存器的输出端连接至所述检错电路的第一输入端;其中,每个所述锁存器包括:第一传输门、第二传输门、第三反相器以及纠错单元;所述第一传输门的输入端作为所述锁存器的第一输入端、所述第一传输门的输出端分别连接至所述第二传输门的输入端以及所述纠错单元的第一输入端,所述第二传输门的输出端连接至所述第三反相器的输出端...
【专利技术属性】
技术研发人员:刘延科,范宝峡,杨宗仁,丁健平,邱国,
申请(专利权)人:龙芯中科技术有限公司,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。