半导体结构及其形成方法技术

技术编号:20114645 阅读:33 留言:0更新日期:2019-01-16 11:32
本发明专利技术提供一种半导体结构及其形成方法,包括:提供衬底,所述衬底包括二极管区,所述二极管区衬底上具有第一鳍部;在所述第一鳍部中形成第一掺杂层,所述第一掺杂层中具有第一离子;在所述第一掺杂层表面形成第二掺杂层,所述第二掺杂层中具有第二离子,所述第二离子与所述第一离子的导电类型相反,所述第二掺杂层与所述第一鳍部宽度方向上的尺寸大于所述鳍部的宽度。所述第一掺杂层与第二掺杂层的接触面积较大,则所述二极管的p‑n结界面面积较大,从而能够降低所述第二掺杂层与所述第一掺杂层之间的接触电阻,改善所形成半导体结构的性能。

Semiconductor Structure and Its Formation Method

The invention provides a semiconductor structure and a forming method thereof, including: providing a substrate, which includes a diode region, with a first fin on the substrate of the diode region; forming a first doping layer in the first fin, with a first ion in the first doping layer; forming a second doping layer on the surface of the first doping layer, and having a second separation in the second doping layer. The second ion is opposite to the conductive type of the first ion, and the size of the second doping layer and the width direction of the first fin is larger than the width of the fin. If the contact area between the first doping layer and the second doping layer is larger, the p_n junction interface area of the diode is larger, thereby reducing the contact resistance between the second doping layer and the first doping layer, and improving the performance of the formed semiconductor structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
,尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的不断进步,半导体器件向着高集成度、高质量的方向发展,半导体器件的特征尺寸相应减小。半导体器件的特征尺寸的减小意味着在同一芯片上可以形成较多的半导体器件。半导体二极管又称晶体二极管,简称二极管(diode),是半导体领域常用的电子器件。在二极管内部有一个PN结,这种电子器件按照外加电压的方向,具备单向导电性。二极管中的PN结是由p型半导体和n型半导体形成的p-n结界面。在其界面的两侧形成空间电荷层,构成自建电场。当外加电压等于零时,由于p-n结两边载流子的浓度差引起扩散电流和由自建电场引起的漂移电流相等而处于电平衡状态。几乎在所有的电子电路中,都要用到半导体二极管,它在许多的电路中起着重要的作用,其应用也非常广泛。随着半导体器件的特征尺寸的减小,使得二极管中p-n结界面的面积逐渐缩小,导致二极管的性能下降。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法,能够改善半导体结构性能。为解决上述问题,本专利技术提供一种半导体结构的形成方法,包括:提供衬底,所述衬底包括二极管区,所述二极管区衬底上具有第一鳍部;在所述第一鳍部中形成第一掺杂层,所述第一掺杂层中具有第一离子;在所述第一掺杂层表面形成第二掺杂层,所述第二掺杂层中具有第二离子,所述第二离子与所述第一离子的导电类型相反,所述第二掺杂层与所述第一掺杂层的接触面在沿第一鳍部宽度方向上的尺寸大于所述第一鳍部的宽度。可选的,形成所述第一掺杂层的步骤包括:在所述第一鳍部中形成第一外延层;对所述第一外延层进行第一掺杂,在所述第一外延层中掺入第一离子,形成第一掺杂层。可选的,所述第一外延层的材料为硅、硅锗或碳化硅。可选的,形成所述第一外延层的步骤包括:在所述第一鳍部中形成开口,所述开口在沿所述第一鳍部宽度方向上贯穿所述第一鳍部;通过第一外延生长工艺在所述开口中形成第一外延层。可选的,形成所述第二掺杂层的步骤包括:在所述第一掺杂层表面形成第二外延层;对所述第二外延层进行第二掺杂,在所述第二外延层中掺入第二离子,形成第二掺杂层。可选的,所述第二外延层的材料为硅、碳化硅或硅锗。可选的,所述第一离子包括磷离子、砷离子或锑离子;所述第二离子包括硼离子或BF2+离子;或者,所述第一离子包括硼离子或BF2+离子;所述第二离子包括磷离子、砷离子或锑离子。可选的,所述衬底还包括第一MOS管区,所述第一MOS管区衬底上具有第二鳍部;还包括:在所述第二鳍部中形成第一源漏掺杂层,所述第一源漏掺杂层中具有第一源漏离子,所述第一源漏离子与所述第一离子的导电类型相同。可选的,形成所述第一掺杂层和第一源漏掺杂层的步骤包括:分别在所述第一鳍部和第二鳍部中形成第一外延层;对所述第一外延层进行第一掺杂,在所述第二极管区形成第一掺杂层,并在所述第一MOS管区形成第一源漏掺杂层。可选的,形成所述第一掺杂层之前,还包括:在二极管区和第一MOS管区衬底上形成隔离层;去除部分厚度的二极管区隔离层,使所述二极管区隔离层表面低于所述第一MOS管区隔离层表面,形成隔离结构;形成所述隔离结构之后,去除部分第一鳍部,使所述第一鳍部顶部表面低于所述第二鳍部顶部表面。可选的,所述衬底还包括第二MOS管区,所述第二MOS管区衬底上具有第三鳍部;所述形成方法还包括:在所述第三鳍部中形成第二源漏掺杂层,所述第二源漏掺杂层中具有第二源漏离子,所述第二源漏离子与所述第二离子的导电类型相同。可选的,形成所述第二掺杂层和第二源漏掺杂层的步骤包括:在所述第一掺杂层表面和第三鳍部中形成第二外延层;对所述第二外延层进行第二掺杂,在所述第一掺杂层表面形成第二掺杂层,并在所述第三鳍部中形成第二源漏掺杂层。可选的,形成所述第一掺杂层之前,还包括:在二极管区和第二MOS管区衬底上形成隔离层;去除部分厚度的二极管区隔离层,使所述二极管区隔离层表面低于所述第二MOS管区隔离层表面,形成隔离结构;形成所述隔离结构之后,去除部分第一鳍部,使所述第一鳍部顶部表面低于所述第三鳍部顶部表面。相应的,本专利技术还提供一种半导体结构,包括:衬底,所述衬底包括二极管区,所述二极管区衬底上具有第一鳍部;位于所述第一鳍部中的第一掺杂层,所述第一掺杂层中具有第一离子;位于所述第一掺杂层表面的第二掺杂层,所述第二掺杂层中具有第二离子,所述第二离子与所述第一离子的导电类型相反,所述第二掺杂层与所述第一掺杂层的接触面在沿所述第一鳍部宽度方向上的尺寸大于所述第一鳍部的宽度。可选的,所述第一掺杂层的材料为掺杂有第一离子的硅、硅锗或碳化硅;所述第二掺杂层的材料为掺杂有第二离子的硅、硅锗或碳化硅。可选的,所述衬底还包括第一MOS管区,所述第一MOS管区衬底上具有第二鳍部;所述半导体结构还包括:位于所述第二鳍部中的第一源漏掺杂层,所述第一源漏掺杂层中具有第一源漏离子,所述第一源漏离子与所述第一离子的导电类型相同。可选的,所述第一鳍部顶部表面低于所述第二鳍部顶部表面。可选的,所述衬底还包括第二MOS管区,所述第二MOS管区衬底上具有第三鳍部;所述半导体结构还包括:位于所述第三鳍部中的第二源漏掺杂层,所述第二源漏掺杂层中具有第二源漏离子,所述第二源漏离子与所述第二离子的导电类型相同。可选的,所述第一鳍部顶部表面低于所述第三鳍部顶部表面。可选的,所述衬底还包括第一MOS管区,所述第一MOS管区衬底上具有第二鳍部;所述半导体结构还包括:位于所述第二鳍部中的第一源漏掺杂层,所述第一源漏掺杂层中具有第一源漏离子,所述第一源漏离子与所述第一离子的导电类型相同;所述半导体结构还包括:位于所述二极管区、第一MOS管区和第二MOS管区衬底上的隔离结构,所述二极管区隔离结构表面低于所述第一MOS管区隔离结构表面,且所述二极管区隔离结构表面低于所述第二MOS管区隔离结构表面。与现有技术相比,本专利技术的技术方案具有以下优点:本专利技术技术方案提供的半导体结构的形成方法中,所述第二掺杂层中具有第二离子,所述第二离子与所述第一离子的导电类型相反,则所述第二掺杂层与所述第一掺杂层形成二极管。所述第二掺杂层与所述第一掺杂层之间的接触面为所述二极管的p-n结界面。在所述第一掺杂层表面形成第二掺杂层,所述第二掺杂层与所述第一掺杂层的接触面在沿所述第一鳍部宽度方向上的尺寸大于所述第一鳍部的宽度,所述第一掺杂层与第二掺杂层的接触面积较大。所述第一掺杂层与第二掺杂层的接触面积较大,则所述二极管的p-n结界面面积较大,从而能够增加所述二极管的导通电流,改善所形成半导体结构的性能。进一步,去除部分厚度的第一鳍部,使所述第一鳍部顶部表面低于所述第一鳍部顶部表面,能够降低后续形成的第二掺杂层顶部表面的高度,从而能够减小所述第二掺杂层的损耗。本专利技术技术方案提供的半导体结构中,所述第一掺杂层与第二掺杂层的接触面积较大,则所述二极管的p-n结界面面积较大,从而能够增加所述二极管的导通电流,改善所形成半导体结构的性能。附图说明图1是一种半导体结构的结构示意图;图2至图9是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式半导体结构的形成方法存在诸多问题,例如:所述半导体结构的性能较差。现结合一种半导体结构的形成方本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底,所述衬底包括二极管区,所述二极管区衬底上具有第一鳍部;在所述第一鳍部中形成第一掺杂层,所述第一掺杂层中具有第一离子;在所述第一掺杂层表面形成第二掺杂层,所述第二掺杂层中具有第二离子,所述第二离子与所述第一离子的导电类型相反,所述第二掺杂层与所述第一掺杂层的接触面在沿第一鳍部宽度方向上的尺寸大于所述第一鳍部的宽度。

【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底,所述衬底包括二极管区,所述二极管区衬底上具有第一鳍部;在所述第一鳍部中形成第一掺杂层,所述第一掺杂层中具有第一离子;在所述第一掺杂层表面形成第二掺杂层,所述第二掺杂层中具有第二离子,所述第二离子与所述第一离子的导电类型相反,所述第二掺杂层与所述第一掺杂层的接触面在沿第一鳍部宽度方向上的尺寸大于所述第一鳍部的宽度。2.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第一掺杂层的步骤包括:在所述第一鳍部中形成第一外延层;对所述第一外延层进行第一掺杂,在所述第一外延层中掺入第一离子,形成第一掺杂层。3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第一外延层的材料为硅、硅锗或碳化硅。4.如权利要求2所述的半导体结构的形成方法,其特征在于,形成所述第一外延层的步骤包括:在所述第一鳍部中形成开口,所述开口在沿所述第一鳍部宽度方向上贯穿所述第一鳍部;通过第一外延生长工艺在所述开口中形成第一外延层。5.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第二掺杂层的步骤包括:在所述第一掺杂层表面形成第二外延层;对所述第二外延层进行第二掺杂,在所述第二外延层中掺入第二离子,形成第二掺杂层。6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述第二外延层的材料为硅、碳化硅或硅锗。7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一离子包括磷离子、砷离子或锑离子;所述第二离子包括硼离子或BF2+离子;或者,所述第一离子包括硼离子或BF2+离子;所述第二离子包括磷离子、砷离子或锑离子。8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述衬底还包括第一MOS管区,所述第一MOS管区衬底上具有第二鳍部;还包括:在所述第二鳍部中形成第一源漏掺杂层,所述第一源漏掺杂层中具有第一源漏离子,所述第一源漏离子与所述第一离子的导电类型相同。9.如权利要求8所述的半导体结构的形成方法,其特征在于,形成所述第一掺杂层和第一源漏掺杂层的步骤包括:分别在所述第一鳍部和第二鳍部中形成第一外延层;对所述第一外延层进行第一掺杂,在所述第二极管区形成第一掺杂层,并在所述第一MOS管区形成第一源漏掺杂层。10.如权利要求8所述的半导体结构的形成方法,其特征在于,形成所述第一掺杂层之前,还包括:在二极管区和第一MOS管区衬底上形成隔离层;去除部分厚度的二极管区隔离层,使所述二极管区隔离层表面低于所述第一MOS管区隔离层表面,形成隔离结构;形成所述隔离结构之后,去除部分第一鳍部,使所述第一鳍部顶部表面低于所述第二鳍部顶部表面。11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述衬底还包括第二MOS管区,所述第二MOS管区衬底上具有第三鳍部;所述形成方法还包括:在所述第三鳍部中形成第二...

【专利技术属性】
技术研发人员:周飞
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1