纳米线晶体管及其形成方法技术

本发明专利技术提供一种纳米线晶体管及其形成方法，其中，所述形成方法包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；形成包围所述沟道层的栅极结构。所形成的晶体管能够降低寄生电容，改善晶体管性能。

Nanowire transistors and their formation methods

The invention provides a nanowire transistor and a forming method thereof, wherein the forming method includes: providing a substrate; forming a composite structure on the substrate, the composite structure includes one or more composite layers stacked, the composite layer includes a sacrificial layer on the substrate and a channel layer on the sacrificial layer, and the material of the channel layer and sacrificial layer. Different; the sacrificial layer of the side wall of the composite structure is etched to form a depression on the side wall surface of the composite structure; an isolation layer is formed on the surface of the sacrificial layer exposed by the depression; after the formation of the isolation layer, a source-drain doping layer is formed on the substrates on both sides of the composite structure, and a source-drain doping layer is formed between the source-drain doping layer and the sacrificial layer; After the doping layer, the remaining sacrificial layer is removed, and a gate structure surrounding the channel layer is formed. The resulting transistor can reduce parasitic capacitance and improve transistor performance.

【技术实现步骤摘要】
纳米线晶体管及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种纳米线晶体管及其形成方法。
技术介绍
随着半导体技术的发展，半导体器件的特征尺寸不多缩小。在器件尺寸进入深亚微米尺寸后，短沟道效应成为传统平面晶体管持续小型化的障碍。这源于栅极控制能力的下降，同时漏极对体电势的影响越来越大。纳米线晶体管(NWFET)有望解决这一问题。一方面，小的沟道厚度和宽度使纳米线晶体管的栅极更靠近沟道的各个部分，有助于晶体管栅极能力的增强，而且纳米线晶体管大多采用围栅结构，栅极从各个方向对沟道进行调制，能够进一步增强调制能力，改善阈值特性。因此，纳米线晶体管能够抑制短沟道效应，缩小晶体管尺寸。另一方面，纳米线晶体管利用自身的细沟道和围栅结构改善栅极调节能力和抑制短沟道效应，缓解了减薄栅介质层厚度的要求，能够减小栅极漏电流。然而，现有技术形成的纳米线晶体管的栅极与源漏掺杂层之间的距离较小，导致栅极与源漏掺杂层之间的寄生电容较大，使纳米线晶体管的性能较差。
技术实现思路
本专利技术解决的问题是提供一种纳米线晶体管及其形成方法，能够降低栅极与源漏掺杂层之间的寄生电容，改善纳米线晶体管的性能。为解决上述问题，本专利技术技术方案提供一种纳米线晶体管的形成方法，包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；去除剩余的牺牲层之后，形成包围所述沟道层的栅极结构。可选的，形成栅极结构之前，在所述组合结构侧壁和顶部表面形成伪栅极结构，所述伪栅极结构侧壁表面具有侧墙；形成所述组合结构、伪栅极结构和侧墙的步骤包括：在所述衬底上形成初始组合结构，所述初始组合结构包括单个或多个层叠设置的初始组合层，所述初始组合层包括位于所述衬底上的初始牺牲层以及位于所述初始牺牲层上的初始沟道层；形成横跨所述初始组合结构的伪栅极结构，所述伪栅极结构覆盖所述初始组合结构部分侧壁和顶部表面；形覆盖所述伪栅极结构侧壁的侧墙；以所述伪栅极结构和侧墙为掩膜对所述初始组合结构进行刻蚀至暴露出所述衬底表面，形成组合结构；形成栅极结构之前，所述形成方法还包括：在所述源漏掺杂层和衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述介质层中形成栅极开口；所述栅极结构位于所述栅极开口中。可选的，所述侧墙的厚度大于或等于所述凹陷的深度，所述凹陷的深度为所述凹陷在垂直于所述组合结构侧壁方向上的尺寸。可选的，所述侧墙的宽度为2nm～20nm；所述凹陷的深度为2nm～20nm。可选的，对所述组合结构侧壁的牺牲层进行刻蚀的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺。可选的，形成所述隔离层的步骤包括：在所述凹陷暴露出的牺牲层表面，以及所述沟道层侧壁表面形成初始隔离层；形成所述初始隔离层之后，在所述凹陷中形成掩膜层；形成掩膜层之后，对所述初始隔离层进行刻蚀，去除所述沟道层侧壁表面的初始隔离层，形成隔离层。可选的，形成所述源漏掺杂层之前，还包括：去除所述掩膜层。可选的，所述掩膜层与所述初始隔离层的材料相同；通过同一工艺去除所述掩膜层和所述沟道层侧壁表面的初始隔离层。可选的，所述掩膜层与所述初始隔离层的材料不相同；去除所述沟道层侧壁表面的初始隔离层之后，去除所述掩膜层。可选的，去除所述沟道层侧壁表面的初始隔离层的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺中的一种或两种组合。可选的，所述掩膜层和隔离层的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合。可选的，形成所述掩膜层的步骤包括：形成覆盖所述初始隔离层表面的初始掩膜层，所述初始掩膜层完全填充所述凹陷中的初始隔离层围成的间隙；去除覆盖所述沟道层侧壁的初始掩膜层，形成掩膜层。可选的，去除所述沟道层侧壁的初始隔离层表面的初始掩膜层的工艺包括各向同性干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合。可选的，所述掩膜层的厚度为3nm～10nm；所述隔离层的厚度为1nm～4nm。可选的，形成所述隔离层的步骤包括：形成覆盖所述凹陷暴露出的牺牲层表面和所述沟道层侧壁表面的初始隔离层，所述初始隔离层完全填充所述凹陷；去除覆盖所述沟道层侧壁的初始隔离层，形成隔离层。相应的，本专利技术技术方案还提供一种纳米线晶体管，包括：衬底；位于所述衬底上的沟道层和栅极结构，所述栅极结构包围所述沟道层；位于所述栅极结构和沟道层两侧衬底上的源漏掺杂层，所述源漏掺杂层与所述沟道层接触；位于所述源漏掺杂层与所述栅极结构之间的隔离层。可选的，所述源漏掺杂层与所述栅极结构之间具有凹陷，所述隔离层位于所述凹陷暴露出的栅极结构和沟道层表面。可选的，所述隔离层与所述源漏掺杂层之间具有空隙。可选的，所述隔离层的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合。可选的，所述凹陷的深度为所述凹陷在垂直于所述栅极结构侧壁方向上的尺寸；所述凹陷的深度为2nm～20nm。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的纳米线晶体管的形成方法中，所述源漏掺杂层与所述牺牲层之间具有所述隔离层，则所述源漏掺杂层与所述栅极结构之间具有隔离层。所述隔离层能够增加所述栅极结构与源漏掺杂层之间的间距，从而能够降低所述栅极结构和源漏掺杂层之间的寄生电容，进而能够改善所形成纳米线晶体管的性能。进一步，形成所述隔离层之后，去除所述掩膜层，能够使所述源漏掺杂层与栅极结构之间形成空隙。由于空气的介电常数较小，所述空隙能够降低栅极结构与源漏掺杂层之间的寄生电容，从而改善所形成半导体结构的性能。进一步，所述凹陷在垂直于所述沟道层侧壁方向上的尺寸小于或等于所述侧墙的厚度，则所述侧墙能够完全覆盖所述凹陷在沿所述栅极结构延伸方向的两端，从而所述侧墙、隔离层和源漏掺杂层能够形成封闭的空隙。因此，在后续形成介质层和栅极结构的过程中，介质层材料和栅极结构材料不容易进入所述空隙，进而能够减小所形成纳米线晶体管的寄生电容。本专利技术技术方案提供的纳米线晶体管中，所述源漏掺杂层与所述栅极结构之间具有隔离层。所述隔离层能够增加所述栅极结构与源漏掺杂层之间的间距，从而能够降低所述栅极结构与源漏掺杂层之间的寄生电容，进而能够改善所形成纳米线晶体管的性能。进一步，所述源漏掺杂层与栅极结构之间具有空隙。由于空气的介电常数较小，所述空隙能够降低所述栅极结构与源漏掺杂层之间的寄生电容，从而改善所形成半导体结构的性能。附图说明图1至图3是一种纳米线晶体管的形成方法各步骤的结构示意图；图4至图16是本专利技术纳米线晶体管的形成方法一实施例各步骤的结构示意图。具体实施方式现有技术的纳米线晶体管存在诸多问题，例如：栅极与源漏掺杂层之间的寄生电容较大，纳米线晶体管的性能较差。现结合一种纳米线晶体管的形成方法，分析现有技术形成的纳米线晶体管的栅极与源漏掺杂层之间的寄生电容较大，纳米线晶体管的性能较差的本文档来自技高网...

【技术保护点】
1.一种纳米线晶体管的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；去除剩余的牺牲层之后，形成包围所述沟道层的栅极结构。

【技术特征摘要】
1.一种纳米线晶体管的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；去除剩余的牺牲层之后，形成包围所述沟道层的栅极结构。2.如权利要求1所述的纳米线晶体管的形成方法，其特征在于，形成栅极结构之前，在所述组合结构侧壁和顶部表面形成伪栅极结构，所述伪栅极结构侧壁表面具有侧墙；形成所述组合结构、伪栅极结构和侧墙的步骤包括：在所述衬底上形成初始组合结构，所述初始组合结构包括单个或多个层叠设置的初始组合层，所述初始组合层包括位于所述衬底上的初始牺牲层以及位于所述初始牺牲层上的初始沟道层；形成横跨所述初始组合结构的伪栅极结构，所述伪栅极结构覆盖所述初始组合结构部分侧壁和顶部表面；形覆盖所述伪栅极结构侧壁的侧墙；以所述伪栅极结构和侧墙为掩膜对所述初始组合结构进行刻蚀至暴露出所述衬底表面，形成组合结构；形成栅极结构之前，所述形成方法还包括：在所述源漏掺杂层和衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述介质层中形成栅极开口；所述栅极结构位于所述栅极开口中。3.如权利要求2所述的纳米线晶体管的形成方法，其特征在于，所述侧墙的厚度大于或等于所述凹陷的深度，所述凹陷的深度为所述凹陷在垂直于所述组合结构侧壁方向上的尺寸。4.如权利要求3所述的纳米线晶体管的形成方法，其特征在于，所述侧墙的宽度为2nm～20nm；所述凹陷的深度为2nm～20nm。5.如权利要求1所述的纳米线晶体管的形成方法，其特征在于，对所述组合结构侧壁的牺牲层进行刻蚀的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺。6.如权利要求1所述的纳米线晶体管的形成方法，其特征在于，形成所述隔离层的步骤包括：在所述凹陷暴露出的牺牲层表面，以及所述沟道层侧壁表面形成初始隔离层；形成所述初始隔离层之后，在所述凹陷中形成掩膜层；形成掩膜层之后，对所述初始隔离层进行刻蚀，去除所述沟道层侧壁表面的初始隔离层，形成隔离层。7.如权利要求6所述的纳米线晶体管的形成方法，其特征在于，形成所述源漏掺杂层之前，还包括：去除所述掩膜层。8.如权利要求7所述的...

【专利技术属性】
技术研发人员：唐粕人，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11