A manufacturing method of trench type power semiconductor elements is provided to form trench type power semiconductor elements with shielding electrodes and gate electrodes in the trench. The manufacturing method of grooved power semiconductor elements includes at least grooves forming grooved gate structures in the epitaxial layer. The grooved gate structure has a shielding electrode, a gate above the shielding electrode and an interelectrode dielectric layer between the shielding electrode and the gate, and the steps for forming the grooved gate structure include at least forming an insulating layer covering the inner wall of the groove and forming an initial spacer layer before forming the interelectrode dielectric layer, in which the initial spacer layer has a separate layer. The first side wall and the second side wall of the two inner walls covering the insulating layer are separated from each other at the bottom of the first side wall and the second side wall, and both the first side wall and the second side wall have extensions protruding from the epitaxial layer.
【技术实现步骤摘要】
沟槽式功率半导体元件的制造方法
本专利技术是关于一种功率晶体管的制造方法,且特别是关于一种具有遮蔽电极的沟槽式功率半导体元件的制造方法。
技术介绍
现有的沟槽式功率金氧半场效晶体管(PowerMetalOxideSemiconductorFieldTransistor,PowerMOSFET)的工作损失可分成切换损失(switchingloss)及导通损失(conductingloss)两大类,其中栅极/漏极的电容值(Cgd)是影响切换损失的重要参数。栅极/漏极电容值太高会造成切换损失增加,进而限制功率型金氧半场效晶体管的切换速度,不利于应用高频电路中。现有的沟槽式功率金氧半场效晶体管会具有一位于栅极沟槽下半部的遮蔽电极(shieldingelectrode),以降低栅极/漏极电容值,并在不牺牲导通电阻(on-resistance)的情况下增加崩溃电压。
技术实现思路
本专利技术提供一种沟槽式功率半导体元件的制造方法,在外延层表面以及沟槽的侧壁形成保护层以及间隔层,以在执行热氧化制程的过程中,保护外延层表面以及沟槽侧壁面不被氧化。本专利技术其中一实施例提供一种沟槽式功率半导体元件的制造方法,其包括:形成一外延层于一基材上;形成一保护层于所述外延层的一表面上;以及形成一沟槽栅极结构于所述沟槽内,其中,沟槽栅极结构具有一遮蔽电极、一位于所述遮蔽电极上方的栅极以及一位于遮蔽电极与栅极之间的极间介电层,且形成沟槽栅极结构的步骤至少包括:形成一覆盖所述沟槽的一内壁面的绝缘层;以及在形成极间介电层的步骤之前,形成一初始间隔层,其中,所述初始间隔层具有分别覆盖所述绝缘层的两 ...
【技术保护点】
1.一种沟槽式功率半导体元件的制造方法,其特征在于,所述沟槽式功率半导体元件的制造方法包括:形成一外延层于一基材上;形成一保护层于所述外延层的一表面上;形成一沟槽于所述外延层内;以及形成一沟槽栅极结构于所述沟槽内,其特征在于,所述沟槽栅极结构具有一遮蔽电极、一位于所述遮蔽电极上方的栅极以及一位于所述遮蔽电极与所述栅极之间的极间介电层,且形成所述沟槽栅极结构的步骤至少包括:形成一覆盖所述沟槽的一内壁面的绝缘层;以及在形成所述极间介电层的步骤之前,形成一初始间隔层,其中,所述初始间隔层具有分别覆盖所述绝缘层的两个内侧壁面的一第一侧壁部以及一第二侧壁部,所述第一侧壁部的底端与所述第二侧壁部的底端彼此分离,且所述第一侧壁部以及所述第二侧壁部都具有一凸出于所述保护层的延伸部。
【技术特征摘要】
1.一种沟槽式功率半导体元件的制造方法,其特征在于,所述沟槽式功率半导体元件的制造方法包括:形成一外延层于一基材上;形成一保护层于所述外延层的一表面上;形成一沟槽于所述外延层内;以及形成一沟槽栅极结构于所述沟槽内,其特征在于,所述沟槽栅极结构具有一遮蔽电极、一位于所述遮蔽电极上方的栅极以及一位于所述遮蔽电极与所述栅极之间的极间介电层,且形成所述沟槽栅极结构的步骤至少包括:形成一覆盖所述沟槽的一内壁面的绝缘层;以及在形成所述极间介电层的步骤之前,形成一初始间隔层,其中,所述初始间隔层具有分别覆盖所述绝缘层的两个内侧壁面的一第一侧壁部以及一第二侧壁部,所述第一侧壁部的底端与所述第二侧壁部的底端彼此分离,且所述第一侧壁部以及所述第二侧壁部都具有一凸出于所述保护层的延伸部。2.如权利要求1所述的沟槽式功率半导体元件的制造方法,其特征在于,形成所述沟槽栅极结构的步骤还进一步包括:在形成所述初始间隔层的步骤之后,形成一覆盖所述初始间隔层的初始内介电层,其中,所述初始内介电层的底部直接连接所述绝缘层的底面;形成一重掺杂半导体材料于所述沟槽的下半部;去除位于所述沟槽上半部的所述初始内介电层,以形成一位于所述沟槽下半部的内介电层,其中,所述内介电层围绕所述重掺杂半导体材料,且所述重掺杂半导体材料的顶部凸出于所述内介电层的顶面;施以一热氧化处理,以氧化所述重掺杂半导体材料的顶部,而形成所述极间介电层以及所述遮蔽电极;以及形成所述栅极于所述沟槽的上半部。3.如权利要求2所述的沟槽式功率半导体元件的制造方法,其特征在于,所述沟槽式功率半导体元件的制造方法还包括:在形成所述沟槽的步骤之前,形成一硬质膜层于所述保护层上。4.如权利要求3所述的沟槽式功率半导体元件的制造方法,其特征在于,在形成所述内介电层的步骤之后,去除位于外延层表面的硬质膜层。5.如权利要求3所述的沟槽式功率半导体元件的制造方法,其特征在于,在形成所述沟槽的步骤中,在所述硬质膜层与所述保护层形成与所述沟槽相连通的开口。6.如权利要求5所述的沟槽式功率半导体元件的制造方法,其特征在于,形成所述初始间隔层的步骤还包括:形成一间隔介电层,其中,所述间隔...
【专利技术属性】
技术研发人员:许修文,叶俊莹,倪君伟,李元铭,
申请(专利权)人:帅群微电子股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。