埋入式字符线和鳍状结构上栅极的制作方法技术

本发明专利技术公开一种埋入式字符线和鳍状结构上栅极的制作方法，该埋入式字符线的制作方法为，首先形成一沟槽于一基底，接着进行一沉积制作工艺，以在沟槽的内侧的一侧壁和一底部形成一硅材料层，在沉积制作工艺后，在沟槽内形成一栅极介电层，最后形成一导电层填入沟槽。

Manufacturing Method of Grid on Embedded Character Line and Fin Structure

The invention discloses a manufacturing method of the grid on the embedded character line and fin structure. The manufacturing method of the embedded character line is as follows: first, a groove is formed on the base, then a deposition process is carried out to form a silicon material layer on the inner side wall and bottom of the groove, after the deposition process, a grid dielectric layer is formed in the groove, and finally a conductor is formed. The electric layer is filled in the trench.

【技术实现步骤摘要】
埋入式字符线和鳍状结构上栅极的制作方法
本专利技术涉及一种利用硅材料层覆盖硅基底上的粗糙表面，避免后续元件产生漏电的方法。
技术介绍
半导体工业的制造方法是在硅半导体上制造电子元件，例如产品动态存储器、静态存储器或微处理器等，而电子元件则由集成电路所组成；集成电路制作过程是应用光刻技术、蚀刻、清洗、杂质扩散、离子注入及薄膜沉积等技术，所须制作工艺多达二百至三百个步骤。在蚀刻的过程中，不论是使用干蚀刻或是湿蚀刻，经常都会对硅基底造成伤害，例如在基底的表面上造成凹凸不平的粗糙表面，之后在继续进行后续步骤时，这些粗糙表面会影响到之后所形成的材料的完整性，甚至会造成元件漏电的现象。
技术实现思路
有鉴于此，本专利技术提供利用额外的硅材料层将粗糙表面填平，防止漏电发生。根据本专利技术的一优选实施例，一种埋入式字符线的制作方法，包含形成一沟槽于一基底，接着进行一沉积制作工艺，以在沟槽的内侧的一侧壁和一底部形成一硅材料层，在沉积制作工艺后，在沟槽内形成一栅极介电层，最后形成一导电层填入沟槽。根据本专利技术的另一优选实施例，一种鳍状结构上的栅极制作方法，包含首先提供一基底，一鳍状结构由基底延伸，一虚置栅极结构横跨并且接触鳍状结构，接着移除虚置栅极结构曝露出鳍状结构，然后进行一沉积制作工艺，形成一硅材料层覆盖鳍状结构的一侧壁和一顶部，在沉积制作工艺后，形成一栅极介电层覆盖鳍状结构，最后形成一导电层横跨鳍状结构。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。附图说明图1至图6为本专利技术的第一优选实施例所绘示的埋入式字符线的制作方法的示意图；图7至图10为本专利技术的第二优选实施例所绘示的鳍状结构上的栅极制作方法的示意图。主要元件符号说明10基底12掩模材料14浅沟槽绝缘16主动区域18沟槽20沟槽20a侧壁20b底部22硅材料层24栅极介电层26功函数层28导电层50基底52鳍状结构52a侧壁52b顶部54浅沟槽隔离56虚置栅极结构58虚置栅极60虚置栅极介电层62层间介电层64开口66间隙壁68硅材料层70栅极介电层72功函数层74导电层100埋入式字符线200鳍状结构上的栅极具体实施方式图1至图6为根据本专利技术的第一优选实施例所绘示的埋入式字符线的制作方法。如图1所示，提供一基底10，基底10上覆盖有一掩模材料12例如为一氧化层和一氮化层，至少一浅沟槽绝缘14设置于基底10和掩模材料12内，浅沟槽绝缘14在基底10上定义出主动区域16，在图1上以二个浅沟槽绝缘14为例，本专利技术的基底10可以为一硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底。在本实施例中以基底为硅基底为例。接着，在基底10内形成至少一沟槽，在图1以形成四个沟槽为例，但不限于此个数，所形成的沟槽分为二种，一种是在浅沟槽绝缘14中的沟槽18，一种是在基底10的主动区域16中的沟槽20，在图1中是以每个浅沟槽绝缘14各有一个沟槽18以及另外两个沟槽20形成在基底10的主动区域16中为例，但其数量不以此为限。形成沟槽18/20的方式通常是利用曝光显影制作工艺，在掩模材料12上形成一图案化掩模(图未示)，然后再使用干蚀刻以图案化掩模为掩模，干蚀刻基底10和浅沟槽隔离14，值得注意的是在形成沟槽18/20时，也同时会在沟槽18的内侧侧壁和底部以及沟槽20的内侧侧壁20a和底部20b上造成粗糙的表面。接着，进行一清洗制作工艺，清洗基底10和沟槽18/20表面上在形成沟槽18/20时所产生的残留物，清洗制作工艺包含使用第一种清洗剂、第二种清洗剂和稀氢氟酸清洗剂进行清洗，第一种清洗剂中包含有氨水、双氧水和去离子水，第二种清洗剂包含有盐酸、双氧水和去离子水，稀氢氟酸清洗剂中包含有氢氟酸和去离子水，清洗制作工艺主要应用于清除基底10的表面自然生成的二氧化硅层、附着于基底10和沟槽18/20表面的蚀刻残留物并且也可以去除某些金属离子。如图2所示，进行一沉积制作工艺，以在各个沟槽18的内侧的侧壁和底部、沟槽20内侧的侧壁20a和底部20b和掩模材料12的表面形成一硅材料层22。沉积制作工艺可以为原子层沉积、化学气相沉积或物理气相沉积，举例而言，沉积制作工艺可以为一原子层沉积制作工艺，利用二氯硅烷和硅烷的混合气体在摄氏500至600度、压力20托耳、二氯硅烷的流量大于100单位时间标准毫升数(sccm)的条件下进行，其所形成的硅材料层22为纯硅，较佳为非晶硅型态的纯硅。根据本专利技术的一优选实施例，硅材料层22的厚度较佳介于5至10埃。由于硅材料层22较佳是采用原子层沉积形成，因此硅材料层22的表面平坦，如此一来，将硅材料层22形成在沟槽18/20内部表面上后，可以覆盖住原本在沟槽18/20内侧的粗糙表面并且提供一个平坦的表面给后续材料层堆叠，由于沟槽20后续会用来形成埋入式字符线，因此沟槽20特别需要平坦的表面。如图3所示，在沉积制作工艺后，在沟槽18/20内形成一栅极介电层24，详细来说，在沟槽18/20内和掩模材料12的表面形成一栅极介电层24，在本实施例中，在形成栅极介电层24时，硅材料层22完全被转化成栅极介电层24，举例而言，当栅极介电层24为氧化硅时，栅极介电层24可以利用氧化制作工艺来形成，在氧化时，所有的硅材料层22都被氧化成氧化硅，以作为后续的栅极介电层24。栅极介电层24还可以使用氮氧化硅、氮化硅、氧化钽、氧化铝、氧化铪、含氮氧化物、含铪氧化物、含钽氧化物、含铝氧化物或其它高介电常数材料等，或上述材料的组合。根据本专利技术的另一优选实施例，如图4所示，在形成栅极介电层24时，硅材料层22只有部分被转换成栅极介电层24，详细来说只有硅材料层22的部分厚度被转化成栅极介电层24，图4和图3的不同之处在于图3中的硅材料层22是整层都被转换化栅极介电层24，在后续步骤将以图3中硅材料层22整层都被转换化栅极介电层24为情况为例接续说明。如图5所示，形成一功函数层26顺应地覆盖栅极介电层24，功函数层26可以为一氮化钛层、一氮化钽层或是其它功函数材料。如图6所示，形成一导电层28填入各个沟槽18/20并且覆盖掩模材料12，导电层28可包含一或多层的导电材料层，例如铝、钨、钛等，然后进行一平坦化制作工艺，以掩模材料12为停止层，移除在沟槽18/20之外的栅极介电层24、功函数层26和导电层28，使得栅极介电层24、功函数层26和导电层28的上表面和掩模材料12切齐，此时在主动区域16内剩余的导电层28作为一栅极，至此，本专利技术的埋入式字符线100业已完成。本专利技术的埋入式字符线100由位于基底10的主动区域16内的沟槽20、栅极介电层24、功函数层26和导电层28所组成，在本专利技术特别在制作栅极介电层24之前，先形成一硅材料层22将沟槽20内侧表面的粗糙覆盖住，因此后续栅极介电层24就可以形成在平坦的硅材料层22的表面，如此完成的字符线就不会因为栅极介电层24和导电层28之间的粗糙表面，造成漏电的问题。本专利技术的硅材料层还可用于形成鳍状结构上的栅极的制作工艺步骤中，图7至图10为根据本专利技术的第二优选实施例所绘示的鳍状本文档来自技高网...

【技术保护点】
1.一种埋入式字符线的制作方法，包含：形成一沟槽于一基底；进行一沉积制作工艺，以在该沟槽的内侧的一侧壁和一底部形成一硅材料层；在该沉积制作工艺后，在该沟槽内形成一栅极介电层；以及形成一导电层填入该沟槽。

【技术特征摘要】
1.一种埋入式字符线的制作方法，包含：形成一沟槽于一基底；进行一沉积制作工艺，以在该沟槽的内侧的一侧壁和一底部形成一硅材料层；在该沉积制作工艺后，在该沟槽内形成一栅极介电层；以及形成一导电层填入该沟槽。2.如权利要求1所述的埋入式字符线的制作方法，其中该沉积制作工艺包含原子层沉积、化学气相沉积或物理气相沉积。3.如权利要求1所述的埋入式字符线的制作方法，其中在形成该栅极介电层时，只有部分的该硅材料层被转化成该栅极介电层。4.如权利要求3所述的埋入式字符线的制作方法，其中在形成该栅极介电层时，该硅材料层完全被转化成该栅极介电层。5.如权利要求1所述的埋入式字符线的制作方法，其中该硅材料层的厚度介于5至10埃。6.如权利要求1所述的埋入式字符线的制作方法，其中该硅材料层为硅。7.如权利要求1所述的埋入式字符线的制作方法，其中该沉积制作工艺的温度介于摄氏500至600度。8.如权利要求1所述的埋入式字符线的制作方法，其中该栅极介电层为高介电常数材料层。9.一种鳍状结构上的栅极制作方法，包含：提供一基底，一鳍状结构由...

【专利技术属性】
技术研发人员：詹电针，林哲平，吕佐文，吴劲苇，王育群，詹书俨，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71