输入输出器件和集成电路及制造方法技术

技术编号:20114362 阅读:38 留言:0更新日期:2019-01-16 11:30
本发明专利技术提供一种输入输出器件和集成电路及制造方法,所述输入输出器件的多层功函数层在输入输出区的栅极开口底部横向上的覆盖情况不一致,即形成了在输入输出区的金属栅电极层底部横向上不均匀分布的多层功函数层,可以减小输入输出器件的源漏区靠近其金属栅极叠层结构的界面处的电场,大大改善了输入输出器件的GIDL效应,进而有效减少输入输出器件的漏电流,提高了输入输出器件及整个集成电路的可靠性。

Input and Output Devices, Integrated Circuits and Manufacturing Methods

The invention provides an input-output device, an integrated circuit and a manufacturing method. The multi-layer power function layer of the input-output device covers the transverse bottom of the gate opening in the input-output region inconsistently, i.e., a multi-layer power function layer with uneven transverse distribution at the bottom of the metal gate electrode layer in the input-output region is formed, which can reduce the source-drain region of the input-output device close to it. The electric field at the interface of metal gate stack structure greatly improves the GIDL effect of input and output devices, thus effectively reduces the leakage current of input and output devices, and improves the reliability of input and output devices and the whole integrated circuit.

【技术实现步骤摘要】
输入输出器件和集成电路及制造方法
本专利技术涉及半导体器件制造
,尤其涉及一种输入输出器件和集成电路及制造方法。
技术介绍
随着集成电路制造技术的飞速发展,为了达到更快的运算速度、更大的数据存储量以及更多的功能,集成电路芯片朝向更高的器件密度、更高的集成度方向发展。通常一套完整的集成电路包含集成在同一半导体衬底上的至少一个核心器件(Coredevice)和至少一个输入输出器件(IO器件,IOdevice),所述核心器件形成于核心器件区内,用于实现集成电路主要的功能,所述输入输出器件形成于输入输出区内,用于为核心器件提供相应的输入信号或者将核心器件的相应信号输出,所述输入输出器件的工作电压(可从1.8V到5V,如为1.8V或3.3V)高于所述核心器件的工作电压(如为1.0V)。在CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)工艺中,为了使核心器件能够获得较高的性能,通常会对包括IO器件的源漏区(S/D)在内的所有源漏区进行高剂量掺杂,但这会造成IO器件的漏电流过大的问题,严重影响着IO器件的可靠性。因此,需要一种输入输出器件及集成电路的制造方法,能够减小IO器件的漏电流,提高IO器件的可靠性。
技术实现思路
本专利技术的目的在于一种输入输出器件和集成电路及制造方法,能够减小输入输出器件的漏电流,提高集成电路的可靠性。为了实现上述目的,本专利技术提供一种输入输出器件的制造方法,包括以下步骤:提供具有输入输出区的半导体衬底,在所述输入输出区的半导体衬底表面上形成具有栅极开口的层间介质层;在所述栅极开口中填充金属栅极叠层结构,所述金属栅极叠层结构包括依次堆叠的多层功函数层以及金属栅电极层,所述多层功函数层中至少有一层功函数层对所述栅极开口的底部进行部分覆盖,至少有另一层功函数层对所述栅极开口的底部完全覆盖;以及,在所述栅极开口两侧的半导体衬底中形成源漏区。可选的,提供所述半导体衬底的步骤包括:提供具有输入输出区的半导体基底,在所述输入输出区的表面上依次沉积伪栅介质层和伪栅极层;刻蚀所述伪栅极层和伪栅介质层,以形成伪栅叠层结构;在所述半导体基底以及所述伪栅叠层结构表面沉积侧墙材料,刻蚀所述侧墙材料,以形成覆盖在所述伪栅叠层结构侧壁的侧墙;在所述伪栅叠层结构和侧墙两侧的半导体基底中形成所述源漏区;在所述半导体基底、伪栅叠层结构以及侧墙表面上形成暴露出所述伪栅极层顶部的所述层间介质层;至少去除所述伪栅叠层结构的伪栅极层,以形成所述栅极开口。可选的,所述输入输出区具有垂直于表面的鳍片,所述伪栅叠层结构形成在所述鳍片表面上,所述源漏区形成在所述伪栅叠层结构和侧墙两侧的鳍片中。可选的,在所述栅极开口中填充金属栅极叠层结构之前,先在所述栅极开口中填充一层高K栅介质层,所述高K栅介质层覆盖所述栅极开口的底部和侧壁,或者所述高K栅介质层仅覆盖在所述栅极开口的底部。可选的,对所述栅极开口的底部进行部分覆盖的所述功函数层未覆盖所述栅极开口的底部两端。可选的,对所述栅极开口的底部进行完全覆盖的所述功函数层还覆盖所述栅极开口的侧壁表面。可选的,形成所述多层功函数层的步骤包括:在所述栅极开口中形成图形化的第一层功函数层,所述图形化的第一层功函数层对所述栅极开口的底部进行部分覆盖;在所述栅极开口和所述图形化的第一层功函数层的表面上形成第二层功函数层,所述第二层功函数层完全覆盖所述栅极开口的底部。可选的,形成所述多层功函数层的步骤包括:在所述栅极开口中形成第一层功函数层,所述第一层功函数层完全覆盖所述栅极开口的底部;在所述第一层功函数层的表面上形成图形化的第二层功函数层,所述图形化的第二层功函数层对所述栅极开口的底部的第一层功函数层进行部分覆盖。本专利技术还提供一种输入输出器件,包括:具有输入输出区的半导体衬底;具有栅极开口的层间介质层,至少覆盖在所述输入输出区的半导体衬底表面上;填充在所述栅极开口中的金属栅极叠层结构,所述金属栅极叠层结构包括依次堆叠的多层功函数层以及金属栅电极层,所述多层功函数层中至少有一层功函数层对所述栅极开口的底部进行部分覆盖,至少有另一层功函数层对所述栅极开口的底部完全覆盖;以及,位于所述栅极开口两侧的半导体衬底中的源漏区。可选的,所述输入输出区具有垂直于表面的鳍片,所述金属栅极叠层结构形成在所述鳍片表面上,所述源漏区形成在所述金属栅极叠层结构两侧的鳍片中。可选的,所述输入输出器件还包括高K栅介质层,所述高K栅介质层为所述栅极开口和所述多层功函数层之间,所述高K栅介质层覆盖所述栅极开口的底部和侧壁,或者所述高K栅介质层仅覆盖在所述栅极开口的底部。可选的,对所述栅极开口的底部进行部分覆盖的功函数层未覆盖所述栅极开口的底部两端。可选的,对所述栅极开口的底部进行完全覆盖的所述功函数层还覆盖所述栅极开口的侧壁表面。可选的,所述多层功函数层为两层,第一层功函数层对所述栅极开口的底部部分覆盖,第二层功函数层位于所述栅极开口和所述第一层功函数层的表面上并对所述栅极开口的底部完全覆盖;或者,第一层功函数层对所述栅极开口的底部完全覆盖,第二层功函数层位于所述第一层功函数层的表面上并对所述栅极开口的底部部分覆盖。本专利技术还提供一种集成电路的制造方法,采用上述的输入输出器件的制造方法,对一半导体衬底的输入输出区进行处理。可选的,所述半导体衬底还具有核心器件区,在所述输入输出区的半导体衬底表面上形成具有栅极开口的层间介质层时,所述层间介质层还覆盖在所述核心器件区的半导体衬底表面上,且所述层间介质层在所述核心器件区也具有所述栅极开口;在对所述半导体衬底的输入输出区进行处理过程中,在所述输入输出区和所述核心器件区的栅极开口中同时沉积相同材质的高K栅介质层、多层功函数层以及金属栅电极层,但所述多层功函数层中的每层功函数层均对所述核心器件区的栅极开口的底部完全覆盖,以与所述高K栅介质层和所述金属栅电极层形成所述核心器件区的金属栅极叠层结构。与现有技术相比,本专利技术的技术方案具有以下有益效果:1、由于本专利技术的输入输出器件及其制造方法中,其金属栅极叠层结构中的多层功函数层在栅极开口底部横向上的覆盖情况不一致,即在金属栅电极层底部横向上形成了不均匀分布的多层功函数层,由此可以减少输入输出器件的源漏区靠近其金属栅极叠层结构的界面处的电场,大大改善了栅极诱生漏极漏电流效应(GIDL),进而有效减少漏电流。2、本专利技术的输入输出器件及集成电路的制造方法中,输入输出器件区的多层功函数层可以从核心器件区的功函数层获得,因此工艺简单,不需要任何额外掩模层。附图说明图1是一种输入输出器件制造方法流程图;图2A至2B是一种输入输出器件制造方法中的剖面结构示意图;图3是本专利技术具体实施例的输入输出器件的制造方法流程图;图4A至图4G是本专利技术第一具体实施例的输入输出器件的制造方法中的器件剖面结构示意图;图4H是本专利技术第二具体实施例的输入输出器件的制造方法中的器件剖面结构示意图;图4I是本专利技术第三具体实施例的输入输出器件的制造方法中的器件剖面结构示意图;图4J是本专利技术第四具体实施例的输入输出器件的制造方法中的器件剖面结构示意图;图5是本专利技术具体实施例的集成电路的制造方法流程图;图6是本专利技术具体实施例的集成电路制造方法中的器本文档来自技高网...

【技术保护点】
1.一种输入输出器件的制造方法,其特征在于,包括以下步骤:提供具有输入输出区的半导体衬底,在所述输入输出区的半导体衬底表面上形成具有栅极开口的层间介质层;在所述栅极开口中填充金属栅极叠层结构,所述金属栅极叠层结构包括依次堆叠的多层功函数层以及金属栅电极层,所述多层功函数层中至少有一层功函数层对所述栅极开口的底部进行部分覆盖,至少有另一层功函数层对所述栅极开口的底部完全覆盖;以及,在所述栅极开口两侧的半导体衬底中形成源漏区。

【技术特征摘要】
1.一种输入输出器件的制造方法,其特征在于,包括以下步骤:提供具有输入输出区的半导体衬底,在所述输入输出区的半导体衬底表面上形成具有栅极开口的层间介质层;在所述栅极开口中填充金属栅极叠层结构,所述金属栅极叠层结构包括依次堆叠的多层功函数层以及金属栅电极层,所述多层功函数层中至少有一层功函数层对所述栅极开口的底部进行部分覆盖,至少有另一层功函数层对所述栅极开口的底部完全覆盖;以及,在所述栅极开口两侧的半导体衬底中形成源漏区。2.如权利要求1所述的输入输出器件的制造方法,其特征在于,提供所述半导体衬底的步骤包括:提供具有输入输出区的半导体基底,在所述输入输出区的表面上依次沉积伪栅介质层和伪栅极层;刻蚀所述伪栅极层和伪栅介质层,以形成伪栅叠层结构;在所述半导体基底以及所述伪栅叠层结构表面沉积侧墙材料,刻蚀所述侧墙材料,以形成覆盖在所述伪栅叠层结构侧壁的侧墙;在所述伪栅叠层结构和侧墙两侧的半导体基底中形成所述源漏区;在所述半导体基底、伪栅叠层结构以及侧墙表面上形成暴露出所述伪栅极层顶部的所述层间介质层;至少去除所述伪栅叠层结构的伪栅极层,以形成所述栅极开口。3.如权利要求2所述的输入输出器件的制造方法,其特征在于,所述输入输出区具有垂直于表面的鳍片,所述伪栅叠层结构形成在所述鳍片表面上,所述源漏区形成在所述伪栅叠层结构和侧墙两侧的鳍片中。4.如权利要求1所述的输入输出器件的制造方法,其特征在于,在所述栅极开口中填充金属栅极叠层结构之前,先在所述栅极开口中填充一层高K栅介质层,所述高K栅介质层覆盖所述栅极开口的底部和侧壁,或者所述高K栅介质层仅覆盖在所述栅极开口的底部。5.如权利要求1所述的输入输出器件的制造方法,其特征在于,对所述栅极开口的底部进行部分覆盖的所述功函数层未覆盖所述栅极开口的底部两端。6.如权利要求1所述的输入输出器件的制造方法,其特征在于,对所述栅极开口的底部进行完全覆盖的所述功函数层还覆盖所述栅极开口的侧壁表面。7.如权利要求1所述的输入输出器件的制造方法,其特征在于,形成所述多层功函数层的步骤包括:在所述栅极开口中形成图形化的第一层功函数层,所述图形化的第一层功函数层对所述栅极开口的底部进行部分覆盖;在所述栅极开口和所述图形化的第一层功函数层的表面上形成第二层功函数层,所述第二层功函数层完全覆盖所述栅极开口的底部。8.如权利要求1所述的输入输出器件的制造方法,其特征在于,形成所述多层功函数层的步骤包括:在所述栅极开口中形成第一层功函数层,所述第一层功函数层完全覆盖所述栅极开口的底部;在所述第一层功函数层的表面上形成图形化的第二层功函数层,所述图形化的第二层功函数层对所述栅极开口的底部...

【专利技术属性】
技术研发人员:蒲月皎吴永皓
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1