半导体封装装置及其制造方法制造方法及图纸

本公开揭示一种半导体封装装置，其包含载体、第一电子组件，及在所述载体上的导电元件。所述第一电子组件在所述载体上方。所述导电元件在所述载体上且将所述第一电子组件电连接到所述载体。所述导电元件包含至少一个导电颗粒及覆盖所述导电颗粒的焊料材料，且所述导电颗粒包含金属芯、覆盖所述金属芯的阻挡层，以及覆盖所述阻挡层的金属层。

Semiconductor Packaging Device and Its Manufacturing Method

The present disclosure discloses a semiconductor packaging device comprising a carrier, a first electronic component and a conductive element on the carrier. The first electronic component is above the carrier. The conductive element is on the carrier and electrically connects the first electronic component to the carrier. The conductive element comprises at least one conductive particle and solder material covering the conductive particle, and the conductive particle comprises a metal core, a barrier layer covering the metal core, and a metal layer covering the barrier layer.

【技术实现步骤摘要】
半导体封装装置及其制造方法
本公开大体来说涉及半导体封装装置及其制造方法。更特定来说，本公开涉及包含导电柱的半导体封装装置及其制造方法。
技术介绍
导电柱广泛用于裸片与衬底之间或衬底与另一衬底之间的互连。在类似技术中，导电柱通常通过电镀形成。然而，电镀技术增加用于制造导电柱的成本及时间。
技术实现思路
在一或多个实施例中，导电颗粒包含金属芯、阻挡层、第一导电层及第二导电层。所述阻挡层环绕所述金属芯。所述第一导电层环绕所述阻挡层。所述第二导电层环绕所述第一导电层。在一或多个实施例中，半导体封装装置包含载体、第一电子组件，及在所述载体上的导电元件。所述第一电子组件在所述载体上方。所述导电元件在所述载体上且将所述第一电子组件电连接到所述载体。所述导电元件包含至少一个导电颗粒及覆盖所述导电颗粒的焊料材料，且所述导电颗粒包含金属芯、覆盖所述金属芯的阻挡层，以及覆盖所述阻挡层的金属层。在一或多个实施例中，半导体装置封装包含载体及导电元件。所述载体具有第一表面且包含在所述载体的所述第一表面上的导电垫。导电元件包含由焊料材料环绕的多个导电颗粒，且所述导电元件安置在所述载体的所述导电垫上，其中所述导电元件的部分被所述导电垫覆盖。在一或多个实施例中，半导体装置封装包含电子组件、导电元件及第一封装主体。所述导电元件在所述电子组件上，且所述导电元件具有侧表面及在所述侧表面上的多个凹部。所述第一封装主体囊封所述导电元件且延伸到所述凹部中。在一或多个实施例中，制造半导体封装的方法包含：提供RDL；将绝缘层安置在所述RDL上，所述绝缘层具有开口；及通过将包含至少一个导电颗粒的糊料(paste)填充到所述开口中来安置导电元件，其中所述导电颗粒包含囊封金属芯的焊料层。附图说明当与附图一起阅读时可从以下详细描述最佳理解本公开的方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。图1A说明根据本公开的一些实施例的半导体封装装置的横截面图。图1B说明根据本公开的一些实施例的如图1A中所展示的导电柱的内部结构；图1C说明由图1A中的虚线框A围绕的半导体封装装置的部分的放大图；图1D说明由图1A中的虚线框A围绕的半导体封装装置的部分的放大图；图2A、图2B、图2C、图2D、图2E、图2F、图2G及图2H为根据本公开的一些实施例的在各种阶段制造的半导体结构的横截面图；图3A说明根据本公开的一些实施例的图2B中所展示的糊料的成分；图3B说明根据本公开的一些实施例的如图3A中所展示的导电颗粒的放大图；图3C说明根据本公开的一些实施例的如图3A中所展示的导电颗粒的放大图；图3D说明根据本公开的一些实施例的如图3A中所展示的导电颗粒的放大图；图4A、图4B及图4C说明根据本公开的一些实施例的不同类型的导电柱；图5说明根据本公开的一些实施例的半导体封装装置的横截面图；图6说明根据本公开的一些实施例的半导体封装装置的横截面图；图7A、图7B、图7C、图7D及图7E为根据本公开的一些实施例的在各种阶段制造的半导体结构的横截面图；图8说明根据本公开的一些实施例的用于计算如图3A及3B中所展示的导电柱与导电颗粒之间的关系的方法；及图9A及图9B说明根据本公开的一些实施例的不同类型的半导体封装装置。贯穿图式和详细描述使用共同参考标号指示相同或类似元件。本公开从结合附图进行的以下详细描述将更显而易见。具体实施方式图1A说明根据本公开的一些实施例的半导体封装装置1的横截面图。半导体封装装置1包含衬底(或载体)10，重布层(RDL)11，电子组件12a、12b，一或多个导电柱(或导电元件)13及隔离层(或封装主体)14、15。在一些实施例中，RDL11包含介电层11d及由介电层11d囊封或覆盖的导电层11m1、11m2(或金属层)。导电层11m1、11m2通过导电互连件11v(例如，通孔)电连接。在一些实施例中，RDL11可根据数个不同实施例包含任何数目个介电层及导电层。例如，RDL11可包含N个介电层及导电层，其中N为整数。导电层11m1经从介电层11d暴露以在RDL11的第一表面111(还被称作顶部表面)上提供电连接。导电层11m2经从介电层11d暴露以在RDL11的第二表面112(还被称作底部表面)上提供电连接。电子组件12a安置在RDL11的第一表面111上且与导电层11m1电连接。电子组件12a可为包含半导体衬底的裸片或芯片、一或多个集成电路装置及其中的一或多个上覆互连结构。集成电路装置可包含例如晶体管的有源装置，及/或例如电阻器、电容器、电感器或其组合的无源装置。电子组件12b安置在RDL11的第二表面112上且通过电触点或导电触点12b1(例如，焊料球)与导电层11m2电连接。在一些实施例中，电子组件12b通过RDL11与电子组件12a电连接。电子组件12b可为包含半导体衬底的裸片或芯片、一或多个集成电路装置及其中的一或多个上覆互连结构。集成电路装置可包含例如晶体管的有源装置，及/或例如电阻器、电容器、电感器或其组合的无源装置。导电柱13安置在RDL11的第二表面112上且通过RDL11与电子组件12a或电子组件12b电连接。在一些实施例中，取决于不同实施例，导电柱13可为球体柱或立方体柱。隔离层14安置在RDL11的第二表面112上且覆盖RDL11的第二表面112的部分、电子组件12b及导电柱13的第一部分。导电柱13的第二部分从隔离层14暴露。在一些实施例中，隔离层14包含例如有机材料(例如，模塑料、双马来酰亚胺三嗪(BT)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、阻焊剂、味之素(Ajinomoto)内置膜(ABF)、聚丙烯(PP)或环氧基材料)，无机材料(例如，硅、玻璃、陶瓷或石英)，液体及/或干膜材料，或其组合。导电柱13的熔点可能大于导电触点12b1的熔点。导电柱13的经暴露部分(例如，第二部分)安置在衬底10的表面101(也被称作第一表面或顶部表面)上且电连接到衬底10的表面101上的导电垫10p1上。衬底10可为例如印刷电路板，例如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍玻璃纤维基铜箔层压板。衬底10可包含互连结构，例如RDL或接地元件。衬底10具有与表面101相对的表面102(还被称作第二表面或底部表面)。衬底10的第一表面101上的导电垫10p1通过衬底10内的导电垫10v电连接到衬底10的第二表面102上的导电垫10p2。电触点10b(例如，受控塌陷芯片连接(C4)垫)安置在导电垫10p2上以在衬底10与外部装置之间提供电连接。隔离层15安置在衬底10的第一表面101上且覆盖由电子组件12a、RDL11与隔离层14以及导电柱13的第二部分界定的基本上共面的侧表面。在一些实施例中，隔离层15可覆盖RDL11的第一表面111的部分。在一些实施例中，隔离层15包含例如有机材料(例如，模塑料、BT、PI、PBO、阻焊剂、ABF、PP或环氧基材料)，无机材料(例如，硅、玻璃、陶瓷或石英)，液体及/或干膜材料，或其组合。在一些实施例中，隔离层15及隔离层14是由相同材料形成。替代地，隔离层15及隔离层14是由不同材料形成。在一些实施例中，第一封装主体14界定多个容纳空间以容纳相应导电元件13，且容本文档来自技高网...

【技术保护点】
1.一种导电颗粒，其包括：金属芯；阻挡层，其环绕所述金属芯；第一导电层，其环绕所述阻挡层；以及第二导电层，其环绕所述第一导电层。

【技术特征摘要】
2017.07.05 US 15/642,0051.一种导电颗粒，其包括：金属芯；阻挡层，其环绕所述金属芯；第一导电层，其环绕所述阻挡层；以及第二导电层，其环绕所述第一导电层。2.根据权利要求1所述的导电颗粒，其中所述第二导电层的厚度(t)对所述金属芯的中心与所述第一导电层的外表面之间的距离(r1)的比率为从约0.04到约110。3.根据权利要求2所述的导电颗粒，其中约0.05微米(μm)≤r1≤约5μm且约0.04μm≤t≤约10μm。4.根据权利要求1所述的导电颗粒，其中所述金属芯、所述阻挡层及所述第一导电层的体积的和对所述第二导电层的体积的比率为从约0.1到约200。5.根据权利要求1所述的导电颗粒，其中所述金属芯包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)或其中的两个或多于两个的组合。6.根据权利要求1所述的导电颗粒，其中所述阻挡层包括镍(Ni)、钛(Ti)、钨(W)或其中的两个或多于两个的组合。7.根据权利要求1所述的导电颗粒，其中所述第一导电层包括Cu、Ag、Au、Pt，或其中的两个或多于两个的组合。8.根据权利要求1所述的导电颗粒，其中所述第二导电层包括锡(Sn)、Ag，或其组合。9.一种半导体装置封装，其包括：载体；第一电子组件，其在所述载体上方；及导电元件，其在所述载体上且将所述第一电子组件电连接到所述载体，其中所述导电元件包括至少一个导电颗粒及覆盖所述导电颗粒的焊料材料，且所述导电颗粒包括金属芯、覆盖所述金属芯的阻挡层，以及覆盖所述阻挡层的金属层。10.根据权利要求9所述的半导体装置封装，其中所述载体包括穿过所述载体的导电通孔，且所述导电通孔包括至少一个导电颗粒及覆盖所述导电颗粒的焊料材料。11.根据权利要求9所述的半导体装置封装，其进一步包括重布层RDL，所述重布层RDL具有所述第一电子组件安置在其上的第一表面及与所述第一表面相对的第二表面，其中所述导电元件电连接到所述RDL的所述第二表面。12.根据权利要求11所述的半导体装置封装，其进一步包括第二电子组件，所述第二电子组件安置在所述RDL的所述第二表面上，其中所述第二电子组件包括将所述第二电子组件电连接到所述RDL的电触点。13.根据权利要求12所述的半导体装置封装，其中所述导电元件的熔点大于所述第二电子组件的所述电触点的熔点。14.根据权利要求12所述的半导体装置封装，其进一步包括覆盖所述导电元件及所述第二电子组件的第一封装主体。15.根据权利要求14所述的半导体装置封装，其进一步包括覆盖所述第一封装主体及所述第一电子组件的第二封装主体。16.一种半导体装置封装，其包括：载体，其具有第一表面且在所述载体的所述第一表面上包括导电垫；及导电元件，其包括由焊料材料环绕的多个导电颗粒，所述导电元...

【专利技术属性】
技术研发人员：方仁广，吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71