The invention discloses a manufacturing method of a semiconductor device. The method includes: providing a semiconductor structure comprising a substrate, a plurality of semiconductor fins on the substrate, a groove around each semiconductor fin, and a first insulator layer filled with grooves, wherein a plurality of semiconductor fins comprise a first semiconductor fin and a second semiconductor fin; and performing a first doping on the first semiconductor fin for the first semiconductor fin. A first anti-penetration region is formed in the wafer; at least part of the first insulator layer is removed so that at least part of the groove is not filled by the first insulator layer; a second insulator layer is formed, in which the second insulator layer fills the unfilled part of the groove; and after forming the second insulator layer, the second semiconductor fin is doped to form in the second semiconductor fin. Be the second anti-penetration area. The present invention can reduce the possibility of diffusion of dopants for first doping into second semiconductor fins.
【技术实现步骤摘要】
半导体装置的制造方法
本专利技术涉及半导体
,特别涉及一种半导体装置的制造方法。
技术介绍
随着MOSFET(MetalOxideSemiconductorFieldEffectTransistor,金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小,短沟道效应(theshortchanneleffect,简称为SCE)成为一个关键问题。FINFET(FinFieldEffectTransistor,鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力,从而可以进一步缩小CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)器件的尺寸。目前,为了防止FinFET器件的源极和漏极穿通,需要对半导体鳍片进行抗穿通注入(theanti-punchthroughimplantation),以在半导体鳍片中形成抗穿通区域。对于NMOS,其抗穿通注入需要向半导体鳍片注入含硼的离子,而且有一部分含硼离子会被注入到STI(ShallowTrenchIsolation,浅沟槽隔离)中,由于NMOS的抗穿通注入比PMOS的抗穿通注入更深,导致有一部分被注入到STI中的含硼的离子向PMOS的半导体鳍片扩散,而且在退火处理之后,这部分含硼的离子将会掺杂进入PMOS的半导体鳍片中,这将降低器件性能。
技术实现思路
本专利技术的专利技术人发现,对于NMOS,其抗穿通注入需要向半导体鳍片注入含硼的离子,而且有一部分含硼离子会被注入到STI中,通常NMOS的抗穿通注入比PMOS的抗穿通注入更深,导致有一部分被注入到STI中的含硼 ...
【技术保护点】
1.一种半导体装置的制造方法,其特征在于,包括:提供半导体结构,所述半导体结构包括:衬底、在所述衬底上的多个半导体鳍片、在每个所述半导体鳍片周围的沟槽以及填充所述沟槽的第一绝缘物层,其中,所述多个半导体鳍片包括用于形成第一器件的第一半导体鳍片和用于形成第二器件的第二半导体鳍片;对所述第一半导体鳍片执行第一掺杂以在所述第一半导体鳍片中形成第一抗穿通区域;在形成所述第一抗穿通区域之后,去除所述第一绝缘物层的至少一部分以使得所述沟槽的至少一部分未被所述第一绝缘物层填充;形成第二绝缘物层,其中所述第二绝缘物层填充所述沟槽的未被填充部分;以及在形成所述第二绝缘物层之后,对所述第二半导体鳍片执行第二掺杂以在所述第二半导体鳍片中形成第二抗穿通区域。
【技术特征摘要】
1.一种半导体装置的制造方法,其特征在于,包括:提供半导体结构,所述半导体结构包括:衬底、在所述衬底上的多个半导体鳍片、在每个所述半导体鳍片周围的沟槽以及填充所述沟槽的第一绝缘物层,其中,所述多个半导体鳍片包括用于形成第一器件的第一半导体鳍片和用于形成第二器件的第二半导体鳍片;对所述第一半导体鳍片执行第一掺杂以在所述第一半导体鳍片中形成第一抗穿通区域;在形成所述第一抗穿通区域之后,去除所述第一绝缘物层的至少一部分以使得所述沟槽的至少一部分未被所述第一绝缘物层填充;形成第二绝缘物层,其中所述第二绝缘物层填充所述沟槽的未被填充部分;以及在形成所述第二绝缘物层之后,对所述第二半导体鳍片执行第二掺杂以在所述第二半导体鳍片中形成第二抗穿通区域。2.根据权利要求1所述的方法,其特征在于,在提供半导体结构的步骤中,所述半导体结构还包括:在每个所述半导体鳍片之上的硬掩模层;其中,所述第一绝缘物层的上表面与所述硬掩模层的上表面齐平;其中,在执行所述第一掺杂的过程中,经过所述硬掩模层对所述第一半导体鳍片执行第一掺杂。3.根据权利要求1所述的方法,其特征在于,所述第一掺杂为第一离子注入工艺,所述第二掺杂为第二离子注入工艺。4.根据权利要求3所述的方法,其特征在于,所述第一器件为NMOS器件,所述第二器件为PMOS器件;所述第一离子注入工艺的条件包括:所注入的离子为P型掺杂物,注入能量为10keV至20keV,注入剂量为1.0×1013atom/cm2至4.0×1014atom/cm2;所述第二离子注入工艺的条件包括:所注入的离子为N型掺杂物,注入能量为35keV至120keV,注入剂量为1.0×1013atom/cm2至5.0×1014atom/cm2。5.根据权利要求2所述的方法,其特征在于,经过所述硬掩模层对所述第一半导体鳍片执行第一掺杂的步骤包括:在形成所述第一绝缘物层之后的半导体结构上形成图案化的第一掩模层,所述第一掩模层...
【专利技术属性】
技术研发人员:周飞,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。