半导体结构及其制造方法技术

本发明专利技术公开一种半导体结构及其制造方法。所述半导体结构包括基底、第一介电层、第一导电型的第一掺杂层以及第二导电型的第二掺杂层。基底具有鳍部分。第一介电层配置于所述基底上且围绕所述鳍部分。第一导电型的第一掺杂层配置于所述第一介电层上且位于所述鳍部分的相对两侧壁上。第二导电型的第二掺杂层配置于所述鳍部分的相对两侧壁上且位于所述鳍部分与所述第一掺杂层之间。所述第一掺杂层覆盖所述第二掺杂层的侧壁与底面。

Semiconductor Structure and Its Manufacturing Method

The invention discloses a semiconductor structure and a manufacturing method thereof. The semiconductor structure comprises a substrate, a first dielectric layer, a first doping layer of the first conductive type and a second doping layer of the second conductive type. The base has fin parts. The first dielectric layer is disposed on the base and surrounds the fin portion. The first conductive first doping layer is disposed on the first dielectric layer and is located on the relative side walls of the fin portion. A second conductive doping layer is disposed on the opposite sides of the fin portion and is located between the fin portion and the first doping layer. The first doping layer covers the side wall and the bottom surface of the second doping layer.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及一种半导体结构及其制造方法，且特别是涉及一种鳍部分的侧壁上配置有不同导电型的掺杂层的半导体结构及其制造方法。
技术介绍
随着半导体制作工艺技术的快速发展，为了增进元件的速度与效能，整个电路元件的尺寸必须不断缩小，并持续不断地提升元件的集成度。目前已经开发出诸如鳍式场效应晶体管(FinFET)的三维多栅极结构来代替平面互补金属氧化物半导体(CMOS)元件。鳍式场效应晶体管具有自基底的表面垂直向上延伸的鳍部分以及配置于鳍部分周围的栅极，以提供对鳍式场效应晶体管的通道更好的电控制。
技术实现思路
本专利技术提供一种半导体结构，其中不同导电型的掺杂层配置于鳍部分的侧壁上。本专利技术提供一种半导体结构的制造方法，其用以制造上述的半导体结构。本专利技术的半导体结构包括基底、第一介电层、第一导电型的第一掺杂层以及第二导电型的第二掺杂层。基底具有鳍部分。第一介电层配置于所述基底上且围绕所述鳍部分。第一导电型的第一掺杂层配置于所述第一介电层上且位于所述鳍部分的相对两侧壁上。第二导电型的第二掺杂层配置于所述鳍部分的相对两侧壁上且位于所述鳍部分与所述第一掺杂层之间。所述第一掺杂层覆盖所述第二掺杂层的侧壁与底面。在本专利技术的半导体结构的一实施例中，所述第一掺杂层的顶面与所述第二掺杂层的顶面低于所述鳍部分的顶面。在本专利技术的半导体结构的一实施例中，还包括配置于所述第一介电层上且围绕所述第一掺杂层的第二介电层，且所述第一掺杂层的顶面、所述第二掺杂层的顶面与所述第二介电层的顶面是共平面的。在本专利技术的半导体结构的一实施例中，所述第一掺杂层在所述第一介电层上延伸。在本专利技术的半导体结构的一实施例中，还包括配置于所述第一掺杂层上的第二介电层，且所述第一掺杂层、所述第二掺杂层与所述第二介电层的顶面是共平面的。本专利技术的半导体结构的制造方法包括：提供具有鳍部分的基底；在所述基底上形成第一介电层，所述第一介电层围绕所述鳍部分；在所述第一介电层上形成第一导电型的第一掺杂层，其中所述第一掺杂层位于所述鳍部分的相对两侧壁上；在所述鳍部分的相对两侧壁上形成第二导电型的第二掺杂层，其中所述第二掺杂层位于所述鳍部分与所述第一掺杂层之间。所述第一掺杂层覆盖所述第二掺杂层的侧壁与底面。在本专利技术的半导体结构的制造方法的一实施例中，所述第一掺杂层的顶面与所述第二掺杂层的顶面低于所述鳍部分的顶面。在本专利技术的半导体结构的制造方法的一实施例中，还包括于所述第一介电层上形成第二介电层，其中所述第二介电层围绕所述第一掺杂层，且所述第一掺杂层的顶面、所述第二掺杂层的顶面与所述第二介电层的顶面是共平面的。在本专利技术的半导体结构的制造方法的一实施例中，所述第一掺杂层在所述第一介电层上延伸。在本专利技术的半导体结构的制造方法的一实施例中，还包括于所述第一掺杂层上形成第二介电层，且所述第一掺杂层、所述第二掺杂层与所述第二介电层的顶面是共平面的。基于上述，在本专利技术的半导体结构中，鳍部分的侧壁上配置有不同导电型的掺杂层，且第一导电型的掺杂层覆盖第二导电型的掺杂层的侧壁与底面。因此，当本专利技术的半导体结构作为鳍式晶体管的基底时，第一导电型的掺杂层可以作为阻挡层而避免漏电流流至基底中。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1A至图1D为本专利技术第一实施例所绘示的半导体结构的制造流程剖面示意图；图2A至图2B为本专利技术第二实施例所绘示的半导体结构的制造流程剖面示意图。具体实施方式图1A至图1D为依照本专利技术第一实施例所绘示的半导体结构的制造流程剖面示意图。首先，请参照图1A，提供具有鳍部分100a的基底100。鳍部分100a例如是通过对块状的基底100进行图案化制作工艺而形成。在一实施例中，可先于基底100上形成图案化硬掩模层(未绘示)，然后以图案化硬掩模层为蚀刻掩模来进行各向异性蚀刻制作工艺，以移除部分基底100而形成鳍部分100a。在此情况下，在后续制作工艺中，鳍部分100a的顶面上可保留有图案化硬掩模层，且可视实际需求而在适当的时机将图案化硬掩模层自鳍部分100a的顶面上移除。在图1A中，鳍部分100a的数量仅作为示例用，并不对本专利技术作任何限制。此外，视实际需求，可对鳍部分100a的高度、宽度等进行调整。然后，在基底100上形成围绕鳍部分100a的介电层102。介电层102例如是氧化层。在本实施例中，介电层102覆盖每一个鳍部分100a的下部。介电层102的形成方法例如是先于基底100上形成介电材料层，然后对所述介电材料层进行回蚀刻制作工艺，以移除部分介电材料层而暴露出鳍部分100a的上部。接着，在基底100上形成掺杂层104。掺杂层104为含有P型掺质或N型掺质的介电层。上述的介电层例如是氧化物层、氮化物层或碳化物层。掺杂层104可通过化学气相沉积(CVD)制作工艺、原子层沉积(ALD)制作工艺等来形成。在本实施例中，掺杂层104例如是硼硅玻璃(BSG)。掺杂层104共形地形成于基底104上，以覆盖整个鳍部分100a以及介电层102的顶面。掺杂层104用以对鳍部分100a进行掺杂，以改变鳍部分100a的导电型。举例来说，在于基底100上形成掺杂层104之后，可进行回火制作工艺，以使掺杂层104中的P型掺质或N型掺质扩散进入鳍部分100a中，但本专利技术不限于此。在其他实施例中，上述的回火制作工艺也可视实际需求而在其他时间点进行。然后，请参照图1B，进行刻制作工艺，移除鳍部分100a的顶面以及介电层102的顶面上的掺杂层104，保留位于鳍部分100a的相对两个侧壁上的掺杂层104。上述的蚀刻制作工艺例如是干蚀刻制作工艺。接着，进行回蚀刻制作工艺，移除部分介电层102，以减少介电层102的厚度。在移除部分介电层102之后，暴露出鳍部分100a的部分侧壁。接着，请参照图1C，在基底100上形成掺杂层106。掺杂层106为含有与掺杂层104的导电型相反的掺质的介电层。上述的介电层例如是氧化物层、氮化物层或碳化物层。掺杂层106可通过化学气相沉积制作工艺、原子层沉积制作工艺等来形成。在本实施例中，掺杂层104例如是硼硅玻璃，因此掺杂层106可以是具有相反导电型的磷硅玻璃(PSG)。掺杂层106共形地形成于基底104上，以覆盖介电层102、鳍部分100a的暴露部分以及掺杂层104。然后，于掺杂层106上形成介电层108。介电层108覆盖整个鳍部分100a以及形成于其上的膜层。之后，请参照图1D，进行回蚀刻制作工艺，移除部分介电层108、部分掺杂层106与部分掺杂层104，使得介电层108、掺杂层106与掺杂层104的顶面皆低于鳍部分100a的顶面。在本实施例中，介电层108、掺杂层106与掺杂层104的顶面是共平面的，但本专利技术不限于此。在移除部分介电层108、部分掺杂层106与部分掺杂层104之后，所形成的结构可用来作为制造鳍状晶体管时所使用的基底。举例来说，可接着在介电层108、掺杂层106、掺杂层104以及暴露出来的鳍部分100a的表面上共形地形成栅介电层，以及于栅介电层上形成导电层来作为鳍状晶体管的栅极。上述的制作工艺为本领域技术人员所熟知，与此不另行描述。在本实施例中，在进行图1D所述的回蚀刻制作工艺之后，掺杂层104仍保本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：基底，具有鳍部分；第一介电层，配置于所述基底上且围绕所述鳍部分；第一导电型的第一掺杂层，配置于所述第一介电层上且位于所述鳍部分的相对两侧壁上；以及第二导电型的第二掺杂层，配置于所述鳍部分的相对两侧壁上且位于所述鳍部分与所述第一掺杂层之间；其中所述第一掺杂层覆盖所述第二掺杂层的侧壁与底面。

【技术特征摘要】
1.一种半导体结构，包括：基底，具有鳍部分；第一介电层，配置于所述基底上且围绕所述鳍部分；第一导电型的第一掺杂层，配置于所述第一介电层上且位于所述鳍部分的相对两侧壁上；以及第二导电型的第二掺杂层，配置于所述鳍部分的相对两侧壁上且位于所述鳍部分与所述第一掺杂层之间；其中所述第一掺杂层覆盖所述第二掺杂层的侧壁与底面。2.如权利要求1所述的半导体结构，其中所述第一掺杂层的顶面与所述第二掺杂层的顶面低于所述鳍部分的顶面。3.如权利要求1所述的半导体结构，还包括第二介电层，配置于所述第一介电层上且围绕所述第一掺杂层，且所述第一掺杂层的顶面、所述第二掺杂层的顶面与所述第二介电层的顶面是共平面的。4.如权利要求1所述的半导体结构，其中所述第一掺杂层在所述第一介电层上延伸。5.如权利要求4所述的半导体结构，还包括第二介电层，配置于所述第一掺杂层上，且所述第一掺杂层、所述第二掺杂层与所述第二介电层的顶面是共平面的。6.一种半导体结构的制造方法，包括：提供基底，所述基底具有鳍...

【专利技术属性】
技术研发人员：刘恩铨，童宇诚，林静龄，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71