半导体元件及其制作方法技术

技术编号:20113953 阅读:31 留言:0更新日期:2019-01-16 11:26
本发明专利技术公开一种半导体元件及其制作方法。该制作半导体元件的方法包括,首先形成一鳍状结构于基底上,然后形成一浅沟隔离于鳍状结构周围,形成一栅极层于鳍状结构及浅沟隔离上,去除部分栅极层、部分鳍状结构以及部分浅沟隔离以形成一开口,之后再形成一介电层于开口内以形成一单扩散隔离结构。

Semiconductor components and their fabrication methods

The invention discloses a semiconductor element and a manufacturing method thereof. The method for fabricating semiconductor elements includes first forming a fin structure on the base, then forming a shallow groove around the fin structure, forming a gate layer on the fin structure and shallow groove isolation, removing part of the gate layer, part of the fin structure and part of the shallow groove isolation to form an opening, and then forming a dielectric layer in the opening to form a single diffusion isolation structure. \u3002

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法,尤其是涉及一种分隔鳍状结构以形成单扩散隔离(singlediffusionbreak,SDB)结构的方法。
技术介绍
近年来,随着场效晶体管(fieldeffecttransistors,FETs)元件尺寸持续地缩小,现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制,以非平面(non-planar)的场效晶体管元件,例如鳍状场效晶体管(finfieldeffecttransistor,FinFET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积,因此,可进一步增加栅极对于载流子通道区域的控制,从而降低小尺寸元件面临的漏极引发能带降低(draininducedbarrierlowering,DIBL)效应,并可以抑制短通道效应(shortchanneleffect,SCE)。再者,由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度,因而可获得加倍的漏极驱动电流。甚而,晶体管元件的临界电压(thresholdvoltage)也可通过调整栅极的功函数而加以调控。在现行的鳍状场效晶体管元件制作工艺中,鳍状结构周围形成浅沟隔离后通常会以蚀刻方式去除部分鳍状结构与浅沟隔离形成凹槽,然后填入绝缘物以形成单扩散隔离结构并将鳍状结构分隔为两部分。然而现今单扩散隔离结构与金属栅极的制作工艺在搭配上仍存在许多问题,因此如何改良现有鳍状场效晶体管制作工艺与架构即为现今一重要课题。
技术实现思路
为解决上述问题,本专利技术一实施例公开一种制作半导体元件的方法。首先形成一鳍状结构于基底上,然后形成一浅沟隔离于鳍状结构周围,形成一栅极层于鳍状结构及浅沟隔离上,去除部分栅极层、部分鳍状结构以及部分浅沟隔离以形成一开口,之后再形成一介电层于开口内以形成一单扩散隔离结构。本专利技术另一实施例公开一种半导体元件,其主要包含一鳍状结构设于一基底上、一单扩散隔离结构设于鳍状结构内并将该鳍状结构分隔为第一部分与第二部分、一栅极结构设于该第一部分上以及一接触洞蚀刻停止层设于栅极结构旁并延伸至单扩散隔离结构上。附图说明图1至图10为本专利技术一实施例制作一半导体元件的方法示意图。主要元件符号说明12基底14鳍状结构16浅沟隔离18栅极介电层20栅极层22图案化掩模24开口26开口28第一部分30第二部分32介电层34单扩散隔离结构36第一硬掩模38第二硬掩模40图案化掩模42栅极结构44遮盖层46第一间隙壁48第二间隙壁50源极/漏极区域52接触洞蚀刻停止层54层间介电层56凹槽58介质层60高介电常数介电层62功函数金属层64低阻抗金属层66金属栅极68硬掩模70接触插塞具体实施方式请参照图1至图2,其中图1为本专利技术一实施例制作一半导体元件的上视图,图2左半部为图1中沿着切线AA'的剖面示意图,图2右半部则为图1中沿着切线BB'的剖面示意图。如图1至图2所示,首先提供一基底12,例如一硅基底或硅覆绝缘(SOI)基板。然后形成多个鳍状结构14于基底12上。在本实施例中,设于基底12上的鳍状结构14虽以四根为例,但所设置的鳍状结构数量均可依据产品需求任意调整,并不局限于此。依据本专利技术的优选实施例,鳍状结构14较佳通过侧壁图案转移(sidewallimagetransfer,SIT)等技术制得,其程序大致包括:提供一布局图案至电脑系统,并经过适当地运算以将相对应的图案定义于光掩模中。后续可通过光刻及蚀刻制作工艺,以形成多个等距且等宽的图案化牺牲层于基底上,使其个别外观呈现条状。之后依序施行沉积及蚀刻制作工艺,以于图案化牺牲层的各侧壁形成间隙壁。继以去除图案化牺牲层,并在间隙壁的覆盖下施行蚀刻制作工艺,使得间隙壁所构成的图案被转移至基底内,再伴随鳍状结构切割制作工艺(fincut)而获得所需的图案化结构,例如条状图案化鳍状结构。除此之外,鳍状结构14的形成方式又可包含先形成一图案化掩模(图未示)于基底12上,再经过一蚀刻制作工艺,将图案化掩模的图案转移至基底12中以形成鳍状结构14。另外,鳍状结构14的形成方式也可以先形成一图案化硬掩模层(图未示)于基底12上,并利用外延制作工艺于暴露出图案化硬掩模层的基底12上成长出例如包含硅锗的半导体层,而此半导体层即可作为相对应的鳍状结构14。这些形成鳍状结构14的实施例均属本专利技术所涵盖的范围。然后形成一浅沟隔离(shallowtrenchisolation,STI)16环绕鳍状结构14。在本实施例中,形成浅沟隔离16的方式可先利用一可流动式化学气相沉积(flowablechemicalvapordeposition,FCVD)制作工艺形成一氧化硅层于基底12上并完全覆盖鳍状结构14。接着利用化学机械研磨(chemicalmechanicalpolishing,CMP)制作工艺并搭配蚀刻制作工艺去除部分氧化硅层,使剩余的氧化硅层低于鳍状结构14表面以形成浅沟隔离16。接着依序形成一栅极介电层18以及一栅极层20并完全覆盖于鳍状结构14与浅沟隔离16上,然后形成一图案化掩模22于栅极层20上,其中图案化掩模22具有一开口24暴露出部分栅极层20表面。在本实施例中,栅极介电层18较佳包含氧化硅,栅极层20则可选自由非晶硅以及多晶硅所构成的群组。另外图案化掩模22可包含一有机介电层(organicdielectriclayer,ODL)、一含硅硬掩模与抗反射(silicon-containinghardmaskbottomanti-reflectivecoating,SHB)层以及一图案化光致抗蚀剂,且于图案化掩模22中形成开口24的步骤可利用图案化光致抗蚀剂为掩模去除部分含硅硬掩模与抗反射层与部分有机介电层来达成。如图3所示,然后利用图案化掩模22为掩模进行一蚀刻制作工艺,依序去除部分栅极层20、部分栅极介电层18以及部分鳍状结构14以形成开口26,并同时将鳍状结构14分隔为两部分,包括位于开口26左侧的第一部分28与位于开口26右侧的第二部分30。随后如图4所示,形成一平坦的介电层32于开口26内与栅极层20上,其中介电层32较佳填满开口26且介电层32上表面较佳高于栅极层20上表面。在本实施例中,介电层32与浅沟隔离16较佳包含不同材料,例如填入开口26内的介电层32较佳包含氮化硅而浅沟隔离16包含氧化硅,但不局限于此,依据本专利技术一实施例介电层32又可与浅沟隔离16选用相同材料,例如同样包含氧化硅,此实施例也属本专利技术所涵盖的范围。请接着参照图5与图6,图5为接续图4制作半导体元件的上视图,图6左半部为图5中沿着切线CC'的剖面示意图,图6右半部则为图5中沿着切线DD'的剖面示意图。如图5至图6所示,然后进行一平坦化制作工艺,例如利用化学机械研磨制作工艺去除部分介电层32并使剩余的介电层32上表面约略切齐栅极层20上表面,由此形成一单扩散隔离结构34突出于鳍状结构14,并约略切齐栅极层20上表面。如图5的上视图所示,各鳍状结构14较佳沿着一第一方向(例如X方向)延伸而单扩散隔离结构34则较佳沿着一第二方向(例如Y方向)延伸横跨鳍状结构并同时将各本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法,包含:形成一鳍状结构于一基底上;形成一浅沟隔离于该鳍状结构周围;形成一栅极层于该鳍状结构及该浅沟隔离上;去除部分该栅极层、部分该鳍状结构以及部分该浅沟隔离以形成一开口;以及形成一介电层于该开口内以形成一单扩散隔离结构。

【技术特征摘要】
1.一种制作半导体元件的方法,包含:形成一鳍状结构于一基底上;形成一浅沟隔离于该鳍状结构周围;形成一栅极层于该鳍状结构及该浅沟隔离上;去除部分该栅极层、部分该鳍状结构以及部分该浅沟隔离以形成一开口;以及形成一介电层于该开口内以形成一单扩散隔离结构。2.如权利要求1所述的方法,另包含于形成该栅极层之前形成一栅极介电层于该鳍状结构上。3.如权利要求1所述的方法,另包含:形成一图案化掩模于该栅极层上;以及利用该图案化掩模为掩模去除部分该栅极层、部分该栅极介电层以及部分该鳍状结构以形成该开口。4.如权利要求1所述的方法,另包含:形成该介电层于该开口内以及该栅极层上;平坦化该介电层并使该介电层上表面切齐该栅极层上表面。5.如权利要求1所述的方法,另包含:在形成该单扩散隔离结构后去除部分该栅极层以于该单扩散隔离结构旁形成一栅极结构。6.如权利要求1所述的方法,另包含:形成一遮盖层于该栅极结构及该单扩散隔离结构上;以及去除部分该遮盖层以形成一第一间隙壁于该栅极结构旁以及一第二间隙壁于该单扩散隔离结构旁。7.如权利要求1所述的方法,其中该鳍状结构沿着一第一方向延伸且该单扩散隔离结构沿着一第二方向延伸。8.如权利要求...

【专利技术属性】
技术研发人员:林俊豪陈信宇谢守伟
申请(专利权)人:联华电子股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1