图案化方法技术

技术编号:20113897 阅读:19 留言:0更新日期:2019-01-16 11:25
本发明专利技术公开了一种图案化方法,其包括:先在目标层上形成硬掩模层、下部图案转移层及上部图案转移层。再进行第一SARP制作工艺,将上部图案转移层图案化成上部图案掩模。进行第二SARP制作工艺,将下部图案转移层图案化成下部图案掩模。上部图案掩模及下部图案掩模定义孔图案。在孔图案中填充介电层。介电层及上部图案掩模被回蚀直到下部图案掩模被暴露。下部图案掩模被去除,形成岛状图案。再以岛状图案作为蚀刻硬掩模,将硬掩模层图案化成硬掩模图案。再以硬掩模图案作为蚀刻硬掩模,将目标层图案化成目标图案。

Patternization Method

The invention discloses a patterning method, which comprises forming a hard mask layer on the target layer, a lower pattern transfer layer and an upper pattern transfer layer. Then the first SARP production process is carried out, and the upper pattern transfer layer pattern is transformed into the upper pattern mask. The second SARP production process is carried out to transform the lower pattern transfer layer pattern into the lower pattern mask. The upper pattern mask and the lower pattern mask define the hole pattern. The dielectric layer is filled in the pore pattern. The dielectric layer and the upper pattern mask are etched back until the lower pattern mask is exposed. The lower pattern mask is removed to form an island pattern. Then the island pattern is used as the etching hard mask, and the hard mask layer pattern is transformed into the hard mask pattern. Then the hard mask pattern is used as the etching hard mask, and the target layer pattern is transformed into the target pattern.

【技术实现步骤摘要】
图案化方法
本专利技术涉及集成电路制造领域,更具体地说,本专利技术涉及用于在芯片上形成集成电路特征结构的图案化方法。
技术介绍
随着技术的进步,集成电路(IC)的尺寸不断缩小。传统上,集成电路特征通过光刻制作工艺进行图案化。然而,目前的光刻制作工艺技术正面临其分辨率的极限。随着半导体元件的集成度的增加,使用超过分辨率极限的光刻制作工艺可能难以形成超细图案。在这个
中仍需要一种用于光刻制作工艺的分辨率增强方法,具有改进的可制造性。
技术实现思路
本专利技术的一个目的在于提供一种用于在芯片上形成具有改进的可制造性的集成电路特征的图案化方法。本专利技术的一实施例公开了一种图案化方法。先提供一基板,其上具有目标层。在目标层上形成硬掩模层。在硬掩模层上形成下部图案转移层。在下部图案转移层上形成上部图案转移层。进行第一自对准反向图案化(SARP)制作工艺以将上部图案转移层图案化成下部图案转移层上的上部图案掩模。进行第二自对准反向图案化制作工艺以将下部图案转移层图案化成下部图案掩模。上部图案掩模及下部图案掩模一起定义孔图案的阵列。在孔图案阵列填充有机介电层。有机介电层及上部图案掩模被回蚀直到下部图案掩模被暴露。移除下部图案掩模,留下硬掩模层上剩余的有机介电层以形成岛状图案。以岛状图案作为蚀刻硬掩模,将硬掩模层图案化为硬掩模图案。以硬掩模图案作为蚀刻硬掩模,将目标层图案化为目标图案。为让本专利技术上述目的、特征及优点能更明显易懂,下文特举优选实施方式,并配合所附的附图,作详细说明如下。然而优选实施方式与附图仅供参考与说明用,并非用来对本专利技术加以限制者。附图说明为本专利技术一实施例于在基底上形成半导体特征的方法的示意性俯视图;分别为的切线I-I’所视的示意性剖视图;为第一自对准反向图案化(SARP)制作工艺中的步骤的示意图;图20为一侧视图,例示出在第二自对准反向图案化(SARP)制作工艺中的中间掩模堆叠结构的示意图;图21为一侧视图,例示出在第二自对准反向图案化(SARP)制作工艺中的掩模堆叠结构的示意图;为用于在存储单元阵列区域中的存储节点接垫上形成存储节点开口的示例性方法的示意图;为本专利技术实施例所绘示的存储单元阵列区域101中的存储节点接垫的各种形状示意图。主要元件符号说明10基底101存储单元阵列区域102周边区域110层间介电层112、114接触元件120目标层120a、120b目标图案130硬掩模层130a、130b硬掩模图案140先进图案化膜140a、140b图案150抗反射层160下部图案转移层160a下部图案掩模160b第三周边掩模图案161孔图案170上部图案转移层170a上部图案掩模170b第一周边掩模图案170c第二周边掩模图案180、380、480、580、680有机介电层190、390、490、590底部抗反射涂层200、400、500、600光致抗蚀剂层200a、400a、500a、600a光致抗蚀剂图案280第一直线形结构图案290、300第一间隙壁480第二直线形结构图案501、601开口680a、680b岛状图案710蚀刻停止层712介电层714介电盖层800存储节点开口L1第一结构层L2第二结构层L3第三结构层L4第四结构层P1、P2间距具体实施方式以下本专利技术的详细描述已披露足够的细节以使本领域的技术人员能够实践本专利技术。以下阐述的实施例应被认为是说明性的而不是限制性的。对于本领域的普通技术人员而言显而易见的是,在不脱离本专利技术的精神和范围的情况下,可以进行形式及细节上的各种改变和修改。在进一步的描述优选实施例之前,以下先针对全文中使用的特定用语进行说明。用语“蚀刻”在本文中通常用来描述图案化材料的制作工艺,使得在蚀刻完成后的材料的至少一部分能被留下。例如,应该理解的是,蚀刻硅的方法通常包括在硅上面图案化一光致抗蚀剂层,然后从不被光致抗蚀剂层保护的区域去除硅。因此,在蚀刻过程完成,由光致抗蚀剂保护的区域的硅会留下。然而,在另一实例中,刻蚀也可以指不使用光致抗蚀剂的方法,但在蚀刻过程完成后仍留下至少一部分的材料。上面的说明用来从区分“刻蚀”及“去除”。当“蚀刻”一材料,该材料的至少一部分在处理结束后被保留。与此相反,“去除”材料时,基本上所有的材料是在过程中除去。然而,在一些实施例中,“去除”被认为是一个广义的用语,可以包括刻蚀。在下文中使用术语“形成”,“沉积”或术语“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术,包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。根据各种实施例,例如,沉积可以利用任何合适的已知方式进行。例如,沉积可以包括任何生长、电镀或将材料转移到基底上。一些已知的技术包括物理气相沉积(PVD)、化学气相沉积(CVD),电化学沉积(ECD)、分子束外延(MBE)、原子层沉积(ALD)及等离子体加强化学气相沉积(PECVD)。全文中所描述的“基底”、“半导体晶片”或“晶片”,最常见的应该是硅基底或硅晶片。然而,“基底”或“晶片”也可以是指任何半导体材料,例如锗、砷化镓、磷化铟等。在其它实施例的,“基底”或“晶片”可以是不导电的,例如玻璃或蓝宝石晶片。本专利技术涉及用于在基底或芯片上形成诸如致密线路、空间、通孔或接垫等半导体特征的图案化方法。在一例示性实施例中,如下面将更详细描述的,公开了一种用于在动态随机存取存储器(DRAM)元件的存储单元阵列区域中形成密集存储节点(SN)接垫的图案化方法。请参考及例示本专利技术实施例于基底上形成半导体特征的方法的上视示意图。是沿着的切线I-I’所视的截面示意图。首先,如图1A~图1B所示,提供一基底10。例如,基底10可以包括硅基底,但是不限于此。为简化说明,图中仅示出了存储单元阵列区域101的一部分及周边区域102的一部分。存储单元,例如DRAM存储单元,将形成在存储单元阵列区域101内。根据本专利技术一实施例,基底10可以包括一层间介电层110以及层间介电层110中的接触元件112及114。接触元件112设置在存储单元阵列区域101中并且用作存储节点接触。接触元件114设置在周边区域102中,并且可以电耦合到晶体管的端子(例如,源极端子、漏极端子或栅极电极)。根据本专利技术一实施例,层间介电层110可以包括诸如氧化硅或氮化硅的介电材料,但是不限于此。根据本专利技术一实施例,接触元件112及114可以包括金属,例如,钨。根据本专利技术一实施例,在层间介电层110上提供一目标层120。目标层120将被图案化成存储单元阵列区域101中的密集存储节点接垫。目标层120可以包括金属,例如,钨。目标层120与接触元件112及114直接接触。目标层120与层间介电层110直接接触。根据本专利技术一实施例,目标层120可以全面沉积在层间介电层110的顶表面上。根据本专利技术一实施例,硬掩模层130设置在目标层120上。例如,硬掩模层130可以包括氮化硅。根据本专利技术一实施例,先进图案化膜140可以设置在硬掩模层130上。根据本专利技术一实施例,先进图案化膜140可以包括非晶碳层。抗反射层150可以设置在先进图案化膜140上。根据本专利技术一实施例,抗反射层150可以包括氮氧化硅(SiON)。根据本专利技术一实施例,在抗反射层150上设置一下部图案转移层16本文档来自技高网...

【技术保护点】
1.一种图案化方法,其特征在于,包含有:提供一基板,其上具有目标层、硬掩模层,位于该目标层上、下部图案转移层,位于该硬掩模层上,及上部图案转移层,位于该下部图案转移层上;进行第一自对准反向图案化制作工艺,以将该上部图案转移层图案化成该下部图案转移层上的一上部图案掩模;进行第二自对准反向图案化制作工艺,以将该下部图案转移层图案化成一下部图案掩模,其中该上部图案掩模及该下部图案掩模一起定义孔图案的阵列;在该孔图案的阵列填充一有机介电层;回蚀该有机介电层及该上部图案掩模,直到该下部图案掩模被暴露出来;移除该下部图案掩模,留下该硬掩模层上剩余的该有机介电层以形成岛状图案;以该岛状图案作为蚀刻硬掩模,将该硬掩模层图案化为硬掩模图案;及以该硬掩模图案作为蚀刻硬掩模,将该目标层图案化为目标图案。

【技术特征摘要】
2017.07.04 US 15/641,2351.一种图案化方法,其特征在于,包含有:提供一基板,其上具有目标层、硬掩模层,位于该目标层上、下部图案转移层,位于该硬掩模层上,及上部图案转移层,位于该下部图案转移层上;进行第一自对准反向图案化制作工艺,以将该上部图案转移层图案化成该下部图案转移层上的一上部图案掩模;进行第二自对准反向图案化制作工艺,以将该下部图案转移层图案化成一下部图案掩模,其中该上部图案掩模及该下部图案掩模一起定义孔图案的阵列;在该孔图案的阵列填充一有机介电层;回蚀该有机介电层及该上部图案掩模,直到该下部图案掩模被暴露出来;移除该下部图案掩模,留下该硬掩模层上剩余的该有机介电层以形成岛状图案;以该岛状图案作为蚀刻硬掩模,将该硬掩模层图案化为硬掩模图案;及以该硬掩模图案作为蚀刻硬掩模,将该目标层图案化为目标图案。2.如权利要求1所述的图案化方法,其中该下部图案转移层包含多晶硅。3.如权利要求2所述的图案化方法,其中该上部图案转移层包含氮化硅。4.如权利要求1所述的图案化方法,其中该硬掩模层包含氮化硅。5.如权利要求1所述的图案化方法,其中该目标层包含钨。6.如权利要求1所述的图案化方法,其中该第一自对准反向图案化制作工艺包含:在该上部图案转移层上形成一第一结构层;进行光刻及蚀刻制作工艺,将该第一结构层图案化成形成沿一第一方向...

【专利技术属性】
技术研发人员:张峰溢李甫哲陈界得
申请(专利权)人:联华电子股份有限公司福建省晋华集成电路有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1