半导体结构及其制备方法技术

技术编号:20113878 阅读:39 留言:0更新日期:2019-01-16 11:25
本发明专利技术提供一种半导体结构及其制备方法,半导体结构的制备方法包括如下步骤:1)提供一基底;2)于基底的表面形成具有预设深度的凹槽;3)于凹槽内形成介质层,介质层填满凹槽,且介质层裸露的表面与基底形成有所述凹槽的表面相平齐。本发明专利技术通过先在基底的表面形成凹槽,然后再在凹槽内形成介质层,位于凹槽内的介质层可以间接提供一定的介质层厚度,在需要在基底表面制作无源器件时,可以直接将无源器件制作在凹槽的上方,从而可以减少介质层的涂覆工艺次数,尽可能避免介质层开裂、剥落等问题;同时,本发明专利技术的半导体结构的制备方法不会占用基底正面的面积,不会影响正面功率器件的性能,与集成电路后道封装工艺相兼容。

Semiconductor structure and its preparation method

The invention provides a semiconductor structure and a preparation method thereof. The preparation method of the semiconductor structure comprises the following steps: 1) providing a substrate; 2) forming a groove with a preset depth on the surface of the substrate; 3) forming a dielectric layer in the groove, the dielectric layer filling the groove, and the exposed surface of the dielectric layer is in line with the surface of the groove formed on the base. By forming a groove on the surface of the base and then forming a dielectric layer in the groove, the dielectric layer located in the groove can indirectly provide a certain thickness of the dielectric layer. When passive devices need to be fabricated on the surface of the base, the passive devices can be fabricated directly above the groove, thereby reducing the number of coating processes of the dielectric layer and avoiding the cracking of the dielectric layer as far as possible. At the same time, the preparation method of the semiconductor structure of the invention does not occupy the front area of the substrate, does not affect the performance of the front power device, and is compatible with the back-channel packaging process of the integrated circuit.

【技术实现步骤摘要】
半导体结构及其制备方法
本专利技术属于高频封装
,特别是涉及一种半导体结构及其制备方法。
技术介绍
随着市场对电子器件小型化的迫切需要,芯片的加工制造技术和芯片封装技术正在向着高集成度、高性能、低成本的方向发展。利用圆片级封装技术,可以有效地减小芯片的封装尺寸,降低IC与PCB板的互联间距,并且缩短了生产周期。重布线技术是圆片级封装中的关键技术,其不仅可以实现引脚的重新分配,增大互连密度,还可以用于集成无源器件,这对于系统的小型化有重要意义。无源器件是电子系统不可或缺的一部分,传统的分立无源器件会在印刷电路板(PCB版)上占用大量面积,不利于电子器件的小型化。利用圆片级封装的再布线技术,可以将无源器件集成在再布线层(RDL)内,进而可以大大减小无源器件的封装体积,降低了互联传输距离,提高了系统的集成度,并减小欧姆损耗,还可以减小高频应用时产生的寄生效应。介质层制作工艺的好坏对于器件的性能以及可靠性十分重要,尤其对于应用在较高工作频段的器件,介质层的物理化学特性以及工艺特性能够直接决定器件的良率以及最终的电学性能。常用的圆片封装介质层材料有苯丙环丁烯(BCB)、聚酰亚胺(PI)、聚四氟乙烯(PTFE)等,这些有机材料的热膨胀系数(CTE)与衬底相差较大,当被用作RDL的介质层时,容易引发应力不匹配问题进而造成衬底严重翘曲,增加了后续工艺的难度,严重时会影响光刻对准,进而导致整个封装的失效。通过现有文献可知,介质层的厚度越大,衬底晶圆翘曲就会越严重,所以原则上应该在满足设计指标的前提下尽可能降低介质层的厚度。但是在当器件工作在较高的频段时,衬底损耗将越发严重,需要用较厚的介质层来将衬底与器件实现有效的隔离从而降低衬底损耗,随之而来的问题便是CTE不匹配引起的晶圆翘曲。如果不能解决制作大厚度介质层时发生的低良率问题,器件的成品率就会大幅度降低,产品的成本就会增加,从而违背了电子设备高产量和低成本的目标。为了解决上述问题,现有技术中一般通过多次旋涂形成大厚度介质层,但多次旋涂不仅导致工艺步骤繁琐,成本增加,且形成的介质层容易存在开裂及剥落等问题。鉴于以上原因,需要对传统的介质层制作工艺思路进行改良,形成新的工艺设计,同时满足高可靠性和高性能的设计要求。
技术实现思路
鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种半导体结构及其方法用于解决现有技术中形成大厚度介质层时存在的热膨胀系数不匹配而引起的晶圆翘曲问题,形成有大厚度介质层的产品存在良率低、成品率低及成本高的问题,以及通过多次旋涂形成大厚度介质层存在的工艺步骤繁琐,成本增加,形成的介质层容易存在开裂及剥落等问题。为实现上述目的及其他相关目的,本专利技术提供一种半导体结构的制备方法,所述半导体结构的制备方法包括如下步骤:1)提供一基底;2)于所述基底的表面形成具有预设深度的凹槽;3)于所述凹槽内形成介质层,所述介质层填满所述凹槽,且所述介质层裸露的表面与所述基底形成有所述凹槽的表面相平齐。优选地,步骤1)中提供的所述基底包括晶圆。优选地,步骤2)中,于所述基底的表面形成所述凹槽后还包括如下步骤:将所述基底形成有所述凹槽的表面进行预处理,以去除所述基底表面及所述凹槽表面残留的有机物;将预处理后的所述基底进行烘干处理,以去除所述基底表面的水分。优选地,将所述基底置于等离子体氛围中进行预处理。优选地,将所述基底置于氧等离子体或氮等离子体氛围中进行预处理,预处理的功率介于100W~300W之间;形成所述等离子体氛围所需气体的流量介于100ml/min~300ml/min。优选地,将预处理后的所述基底进行烘干处理的温度介于100℃~150℃之间,烘干处理的时间介于60s~120s之间。优选地,步骤2)与步骤3)之间还包括于所述基底形成有所述凹槽的表面形成增粘剂层的步骤,所述增粘剂层至少覆盖所述凹槽的底部及侧壁。优选地,步骤3)包括如下步骤:3-1)于所述基底形成有所述凹槽的表面旋涂介质材料浆液,静置以使得所述介质材料浆液至少填满所述凹槽;3-2)使所述基底旋转以旋涂所述介质材料浆液,使得所述介质材料浆液填满所述凹槽并覆盖所述基底形成有所述凹槽的表面;3-3)将所述介质材料浆液固化,以得到初始介质层,所述初始介质层的厚度大于所述凹槽的深度;3-4)去除位于所述凹槽外的所述初始介质层,以得到所述介质层。优选地,所述介质材料浆液包括苯并环丁烯浆液、聚酰亚胺浆液或四氟乙烯浆液。优选地,步骤3-2)中,所述基底10的旋转速度介于300转/min~500转/min之间,旋涂时间介于20s~40s之间。优选地,步骤3-3)中,将步骤3-2)得到的结构置于氮气氛围下进行固化,固化温度介于150℃~250℃之间,固化时间介于30min~50min之间,固化后所述介质材料浆液的固化率介于55%~65%之间。本专利技术还提供一种半导体结构,所述半导体结构包括:基底,所述基底的表面形成有具有预设深度的凹槽;介质层,位于所述凹槽内,且所述介质层裸露的表面与所述基底形成有所述凹槽的表面相平齐。优选地,所述基底包括晶圆。优选地,所述基底内形成有功率器件。优选地,所述半导体结构还包括增粘剂层,所述增粘剂层位于所述介质层与所述基底之间,且至少覆盖所述凹槽的底部及侧壁。优选地,所述介质层包括苯并环丁烯层、聚酰亚胺层或聚四氟乙烯层。如上所述,本专利技术的一种半导体结构及其制备方法,具有以下有益效果:本专利技术通过先在基底的表面形成凹槽,然后再在凹槽内形成介质层,位于凹槽内的介质层可以间接提供一定的介质层厚度,在需要在基底表面制作无源器件时,可以直接将无源器件制作在凹槽上方,从而可以减少介质层的涂覆工艺次数,尽可能避免介质层开裂、剥落等问题;同时,本专利技术的半导体结构的制备方法不会占用基底正面的面积,不会影响正面功率器件的性能,与集成电路后道封装工艺相兼容。附图说明图1显示为本专利技术实施例一中提供的半导体结构的制备方法的流程图。图2至图8显示为本专利技术实施例一中提供的半导体结构的制备方法各步骤所得结构的截面结构示意图,其中,图8显示为本专利技术提供的半导体结构的截面结构示意图。元件标号说明10基底11凹槽12介质层121介质材料浆料122初始介质层13增粘剂层S1~S3步骤具体实施方式以下通过特定的具体实例说明本专利技术的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图8。需要说明的是,本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想,虽图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。实施例一请参阅图1,本专利技术提供一种半导体结构的制备方法,所述半导体结构的制备方法包括如下步骤:1)提供一基底;2)于所述基底的表面形成具有预设深度的凹槽;3)于所述凹槽内形成介质层,所述介质层填满所述凹槽,且所述介质层裸露的表面与所述基底形成有所述凹槽的表面相平齐。在步骤1)中,请参阅图1中的S1步骤及图2,提供一基底10。作为本文档来自技高网
...

【技术保护点】
1.一种半导体结构的制备方法,其特征在于,所述半导体结构的制备方法包括如下步骤:1)提供一基底;2)于所述基底的表面形成具有预设深度的凹槽;3)于所述凹槽内形成介质层,所述介质层填满所述凹槽,且所述介质层裸露的表面与所述基底形成有所述凹槽的表面相平齐。

【技术特征摘要】
1.一种半导体结构的制备方法,其特征在于,所述半导体结构的制备方法包括如下步骤:1)提供一基底;2)于所述基底的表面形成具有预设深度的凹槽;3)于所述凹槽内形成介质层,所述介质层填满所述凹槽,且所述介质层裸露的表面与所述基底形成有所述凹槽的表面相平齐。2.根据权利要求1所述的半导体结构的制备方法,其特征在于,步骤1)中提供的所述基底包括晶圆。3.根据权利要求1所述的半导体结构的制备方法,其特征在于,步骤2)中,于所述基底的表面形成所述凹槽后还包括如下步骤:将所述基底形成有所述凹槽的表面进行预处理,以去除所述基底表面及所述凹槽表面残留的有机物;将预处理后的所述基底进行烘干处理,以去除所述基底表面的水分。4.根据权利要求3所述的半导体结构的制备方法,其特征在于,将所述基底置于等离子体氛围中进行预处理。5.根据权利要求4所述的半导体结构的制备方法,其特征在于,将所述基底置于氧等离子体或氮等离子体氛围中进行预处理,预处理的功率介于100W~300W之间;形成所述等离子体氛围所需气体的流量介于100ml/min~300ml/min。6.根据权利要求3所述的半导体结构的制备方法,其特征在于,将预处理后的所述基底进行烘干处理的温度介于100℃~150℃之间,烘干处理的时间介于60s~120s之间。7.根据权利要求1所述的半导体结构的制备方法,其特征在于,步骤2)与步骤3)之间还包括于所述基底形成有所述凹槽的表面形成增粘剂层的步骤,所述增粘剂层至少覆盖所述凹槽的底部及侧壁。8.根据权利要求1至7中任一项所述的半导体结构的制备方法,其特征在于,步骤3)包括如下步骤:3-1)于所述基底形成有所述凹槽的表面旋涂介质材料浆液,静置以使得所述...

【专利技术属性】
技术研发人员:张伟博罗乐徐高卫
申请(专利权)人:中国科学院上海微系统与信息技术研究所
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1