LDMOS晶体管制造技术

技术编号:20108307 阅读:25 留言:0更新日期:2019-01-16 10:17
本实用新型专利技术公开了一种LDMOS晶体管,包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层,其中,所述漏氧化层的厚度小于所述场氧化层的厚度,当所述漏氧化层的个数大于1时,从所述漏端到所述沟道方向所述漏氧化层的厚度递减;还包括位于漏极区域的具有第二掺杂类型的漂移区,从所述漏端到所述沟道方向所述漂移区的注入深度递减。本实用新型专利技术提出的所述厚度递减的漏氧化层可以很好的缓解鸟嘴效应,改善热载流子效应,提高晶体管的可靠性和击穿电压,所述注入深度递减的漂移区使得晶体管的击穿电压和导通电阻获得更好的折中。

【技术实现步骤摘要】
LDMOS晶体管
本技术涉及一种半导体技术,更具体地说,涉及一种LDMOS晶体管。
技术介绍
在各种电子系统中,诸如DC至DC电压变换器之类的电压调节器用于提供稳定的电压源。低功率设备(例如笔记本、移动电话等)中的电池管理尤其需要高效率的DC至DC变换器。开关型电压调节器通过将输入DC电压转换成高频电压、然后对高频输入电压进行滤波以产生输出DC电压来产生输出电压。具体地,开关型调节器包括用于交替地将DC电压源(例如电池)耦合至负载(例如集成电路(IC))和将二者去耦合的功率开关。LDMOS晶体管由于其在导通电阻(Rdson)和击穿电压(BV)之间的均衡性能而广泛应用于开关式调节器。在现有工艺中,通常耐压大于40V的晶体管需要引入较厚的场氧化层作为高压漏氧化层,但该结构由于厚场氧化层的存在会产生显著的鸟嘴效益,限制了高压晶体管Rdson与BV之间的折中关系,并且具有较差热载流子效应(hot-carriereffect),严重影响了晶体管的可靠性。
技术实现思路
有鉴于此,本技术提供了一种LDMOS晶体管,以解决现有技术存在的问题。本技术提供一种LDMOS晶体管,包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层;其中,所述漏氧化层的厚度小于所述场氧化层的厚度,通过调节所述场氧化层和所述漏氧化层的长度比值,以提高所述LDMOS晶体管的击穿电压性能。优选地,所述LDMOS晶体管还包括,位于漏极区域的具有第二掺杂类型的漂移区,从所述漏端到所述沟道方向所述漂移区的注入深度递减,以提高所述LDMOS晶体管的导通电阻性能。优选地,所述LDMOS晶体管还包括,位于源极区域的具有第一掺杂类型的复合阱区,沿长度方向,靠近所述漏端侧,具有凸出的第一区域,沿厚度方向,向基层的底部具有凸出的第二区域。优选地,从所述漏端到所述沟道方向所述漂移区的掺杂浓度递减。优选地,所述复合阱区由第二阱区和第一阱区叠加形成,其中,所述第一阱区比所述第二阱区的宽度宽,所述第二阱区比所述第一阱区的深度深。优选地,所述第二阱区的掺杂浓度小于所述第一阱区的掺杂浓度。优选地,当所述漏氧化层的个数大于1时,从所述漏端到所述沟道方向所述漏氧化层的厚度递减。优选地,所述LDMOS晶体管还包括,沿长度方向,从沟道上方至少延伸至第二厚度的氧化层表面的栅极导体,其中,第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层。优选地,所述LDMOS晶体管还包括,位于所述栅极导体下方的栅介质层,其中,所述栅介质层与所述漏氧化层相邻。优选地,所述基层包括半导体衬底和位于所述半导体衬底中具有第二掺杂类型的深阱区,所述漂移区和所述复合阱区均位于所述深阱区。优选地,所述LDMOS晶体管还包括,位于所述漂移区中的具有第二掺杂类型的漏区。位于所述复合阱区中的具有第二掺杂类型的源区和具有第一掺杂类型的体区。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本技术的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。图1为根据本技术第一实施例的LDMOS晶体管的截面图;图2为根据本技术第二实施例的LDMOS晶体管的截面图;图3为根据本技术第三实施例的LDMOS晶体管的截面图;图4a-4j为根据本技术第三实施例制造LDMOS晶体管的各阶段截面图。具体实施方式以下将参照附图更详细地描述本技术。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解,在描述晶体管的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将晶体管翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中,“A直接位于B中”表示A位于B中,并且A与B直接邻接,而非A位于B中形成的掺杂区中。在本申请中,术语“半导体结构”指在制造半导体晶体管的各个步骤中形成的整个半导体结构的统称,包括已经形成的所有层或区域。在下文中描述了本技术的许多特定的细节,例如晶体管的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本技术。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本技术。本技术提供了一种LDMOS晶体管,包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层;其中,所述漏氧化层的厚度小于所述场氧化层的厚度,通过调节所述场氧化层和所述漏氧化层的长度比值,以提高所述LDMOS晶体管的击穿电压性能。图1为本技术的第一实施例的LDMOS晶体管的结构示意图,在本实施例中,第一掺杂类型为p型,第二掺杂类型为n型,本技术以n型LDMOS为例进行说明,所述LDMOS晶体管包括基层,位于所述基层源极区域中的p型阱区105,位于所述基层漏极区域的n型漂移区103,位于所述p型阱区105中的n型源区107和p型体区108,位于所述n型漂移区103中的n型漏区106以及临近漏端的场氧化层104和沿长度方向与所述场氧化层相邻的至少一个漏氧化层120。其中,所述漏氧化层120的厚度小于所述场氧化层104的厚度,当所述漏氧化层的个数大于1时,从所述漏端到所述沟道方向所述漏氧化层的厚度递减。在本实施例中,所述场氧化层104和所述的漏氧化层120采用热氧化法形成,所述漏氧化层120的个数为2个,由第一漏氧化层1201和第二漏氧化层1202共同形成,其中,所述第一漏氧化层1201与所述场氧化层104相邻,其厚度小于所述场氧化层104,第二漏氧化层1202靠近沟道侧,与所述第一漏氧化层1201相邻,其厚度最薄,使得所述漏氧化层120呈阶梯状结构,其厚度从漏端到沟道方向递减。其中,所述漏区106,所述源区107和体区108分别与漏电极Drain,源电极Source和体电极Body(图1中仅用连接端子示意,并未画出具体的电极)电连接。所述LDMOS晶体管进一步的还包括沿长度方向,从沟道上方向漏端方向至少延伸至第二厚度的氧化层表面的栅极导体110,其中,第二厚度的氧化层为在所述场氧化层和所述漏氧化层中厚度为第二的氧化层,例如,在本实施例中的栅极导体110至少延伸至第一漏氧化层1201的表面。其中,所述栅极导体110与栅电极Gate(图1中仅用连接端子示意,并未画出具体的电极)电连接。所述LDMOS晶体管还包括位于所述栅极导体110下方的栅介质层109,其中,所述栅介质层109与所述漏氧化层120相邻。通过改变所述栅极导体在氧化层上的延伸长度可提高器件的击穿电压,通常覆盖在所述氧化层上所述栅极导体向漏端方向延伸的长度越长,器件的击穿电压越高。其中,所述基层可以只包括p型的衬底101本文档来自技高网...

【技术保护点】
1.一种LDMOS晶体管,其特征在于,包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层;其中,所述漏氧化层的厚度小于所述场氧化层的厚度,通过调节所述场氧化层和所述漏氧化层的长度比值,以提高所述LDMOS晶体管的击穿电压性能。

【技术特征摘要】
1.一种LDMOS晶体管,其特征在于,包括临近漏端的场氧化层和沿长度方向与所述场氧化层相邻的至少一个漏氧化层;其中,所述漏氧化层的厚度小于所述场氧化层的厚度,通过调节所述场氧化层和所述漏氧化层的长度比值,以提高所述LDMOS晶体管的击穿电压性能。2.根据权利要求1所述的LDMOS晶体管,其特征在于,还包括,位于漏极区域的具有第二掺杂类型的漂移区,从所述漏端到沟道方向所述漂移区的注入深度递减,以提高所述LDMOS晶体管的导通电阻性能。3.根据权利要求2所述的LDMOS晶体管,其特征在于,还包括,位于源极区域的具有第一掺杂类型的复合阱区,沿长度方向,靠近所述漏端侧,具有凸出的第一区域,沿厚度方向,向基层的底部具有凸出的第二区域。4.根据权利要求2所述的LDMOS晶体管,其特征在于,从所述漏端到所述沟道方向所述漂移区的掺杂浓度递减。5.根据权利要求3所述的LDMOS晶体管,其特征在于,所述复合阱区由第二阱区和第一阱区叠加形成,其中,所述第一阱区比所述第二阱区的宽度宽,所述第二阱区比所述第一阱区的深度深。...

【专利技术属性】
技术研发人员:王猛喻慧
申请(专利权)人:矽力杰半导体技术杭州有限公司
类型:新型
国别省市:浙江,33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1