具有自对准气隙的半导体器件及其制造方法技术

一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个半导体结构；在半导体结构之上形成层间电介质层；刻蚀层间电介质层，并且在半导体结构之间限定开口部分以暴露衬底的表面；在开口部分的侧壁上形成牺牲间隔件；在开口部分中形成导电层图案；以及使导电层图案和牺牲间隔件相互反应，并且在开口部分的侧壁上限定气隙。

Semiconductor Device with Self-aligning Air Gap and Its Manufacturing Method

A method for manufacturing semiconductor devices includes the following steps: forming a plurality of semiconductor structures on a substrate; forming an interlayer dielectric layer on a semiconductor structure; etching an interlayer dielectric layer and limiting the opening part between the semiconductor structures to expose the surface of the substrate; forming a sacrificial spacer on the side wall of the opening part; and forming a conductive layer pattern in the opening part; The conductive layer pattern and the sacrificial spacer react with each other, and the air gap is limited on the side wall of the opening part.

【技术实现步骤摘要】
具有自对准气隙的半导体器件及其制造方法相关申请的交叉引用本申请要求2012年12月28日提交的韩国专利申请第10-2012-00157376号的优先权，其全部内容通过引用并入本文。
本专利技术的示例性实施例涉及一种半导体器件，更具体地，涉及一种具有自对准气隙的半导体器件以及一种用于制造所述半导体器件的方法。
技术介绍
通常，半导体器件包括第一导电结构和第二导电结构，其中每个第二导电结构例如形成在两个第一导电结构之间，并且在第一导电结构和第二导电结构之间插入有电介质层。例如，第一导电结构可以包括栅、位线、金属线等，第二导电结构可以包括接触插塞、储存节点接触插塞、位线接触插塞、通孔等。随着半导体器件高度集成，第一导电结构与第二导电结构之间的距离逐渐地减小。正因如此，第一导电结构与第二导电结构之间的寄生电容增加。随着寄生电容增加，半导体器件的操作速度降低，并且其刷新特性恶化。为了减小寄生电容，已提出一种用于降低电介质层的介电常数的方法。半导体器件中通常使用的电介质层包括氧化硅或氮化硅。氧化硅的介电常数可以约为4，氮化硅的介电常数可以约为7。因为氧化硅和氮化硅仍然具有高介电常数，所以在减小寄生电容上可能存在限制。虽然已开发出具有相对较低介电常数的物质，但是事实上这些物质的介电常数并不是很低。
技术实现思路
各种实施例针对一种可以减小相邻导电结构之间的寄生电容的半导体器件以及一种用于制造所述半导体器件的方法。在本专利技术的一个示例性实施例中，一种制造半导体器件的方法可以包括以下步骤：在衬底之上形成多个半导体结构；在半导体结构之上形成层间电介质层；刻蚀层间电介质层，由此在半导体结构之间限定开口部分；在开口部分的侧壁上形成牺牲间隔件；在开口部分中形成导电层图案；以及使导电层图案和牺牲间隔件相互反应，由此在开口部分的侧壁上限定气隙。牺牲间隔件可以包括第一可硅化物质，导电层图案可以包括第二可硅化物质。牺牲间隔件可以包括多晶硅层，导电层图案可以包括可硅化金属层。限定气隙可以包括执行退火以及使导电层图案和牺牲间隔件硅化。在本专利技术的另一个示例性实施例中，一种制造半导体器件的方法可以包括以下步骤：在衬底之上形成半导体结构；在半导体结构之间限定开口部分；在开口部分的侧壁上形成凹陷的牺牲间隔件，其中凹陷的牺牲间隔件包括第一可硅化物质；在开口部分中形成凹陷的插塞，其中凹陷的插塞包括第二可硅化物质；形成防硅化层以覆盖凹陷的插塞和凹陷的牺牲间隔件；在防硅化层之上形成第二插塞；以及使第一可硅化物质和第二可硅化物质相互反应，由此在开口部分的侧壁上限定气隙。第一可硅化物质可以包括多晶硅层。第二可硅化物质可以包括可硅化金属层。限定气隙可以包括执行退火以及使第一可硅化物质和第二可硅化物质硅化。防硅化层可以包括金属氮化物。在本专利技术的另一个实施例中，一种制造半导体器件的方法可以包括以下步骤：在衬底中形成掩埋栅电极；在掩埋栅电极之间的衬底之上形成金属衬垫；在包括金属衬垫的整个表面之上形成层间电介质层；在层间电介质层之上形成位线结构；在位线结构的侧壁上形成间隔件；在位线结构之间限定储存节点接触孔，以暴露金属衬垫；在储存节点接触孔的侧壁上形成牺牲间隔件，其中牺牲间隔件包括硅；在储存节点接触孔中形成储存节点接触插塞，其中储存节点接触插塞包括可硅化金属；以及将硅和可硅化金属硅化，由此在储存节点接触孔的侧壁上限定气隙。可以经由退火来执行硅和可硅化金属的硅化。每个牺牲间隔件可以包括多晶硅层。可硅化金属可以包括钛、钨或铂。在本专利技术的另一个实施例中，一种制造半导体器件的方法可以包括以下步骤：在衬底中形成掩埋栅电极；在掩埋栅电极之间的衬底之上形成金属衬垫；在包括金属衬垫的整个表面之上形成层间电介质层；在层间电介质层之上形成位线结构；在位线结构的侧壁上形成间隔件；以暴露金属衬垫的方式在位线结构之间限定储存节点接触孔；在储存节点接触孔的侧壁上形成牺牲间隔件，其中牺牲间隔件包括硅；在储存节点接触孔中形成凹陷的储存节点接触插塞，其中凹陷的储存节点接触插塞包括可硅化金属；在凹陷的储存节点接触插塞之上形成防硅化层；在防硅化层之上形成第二储存节点接触插塞；以及将硅和可硅化金属硅化，由此在储存节点接触孔的侧壁上限定气隙。在本专利技术的另一个实施例中，一种半导体器件可以包括：多个导电结构；金属插塞，形成在导电结构之间；金属硅化物层，形成在金属插塞的侧壁上；以及气隙，被限定在导电结构和金属硅化物层的侧壁之间。金属硅化物可以含有金属插塞的金属。金属插塞可以包括钨，金属硅化物可以包括硅化钨。金属插塞可以包括储存节点接触插塞，导电结构可以包括位线结构。金属硅化物层可以含有金属插塞的金属。金属插塞包括钨，金属硅化物层可以包括硅化钨。金属插塞包括储存节点接触插塞，导电结构可以包括位线结构。在本专利技术的另一个实施例中，一种半导体器件可以包括：多个导电结构；凹陷的金属插塞，形成在导电结构之间；金属硅化物层，形成在凹陷的金属插塞的侧壁上；气隙，被限定在导电结构和金属硅化物层的侧壁之间；覆盖层，覆盖气隙；以及第二金属插塞，形成在覆盖层之上。金属硅化物层可以含有第一金属插塞的金属。覆盖层可以具有将凹陷的金属插塞和金属硅化物层覆盖的形状。覆盖层可以包括氮化钛。覆盖层可以具有在覆盖气隙的同时形成在第二金属插塞的侧壁上的间隔件结构。每个覆盖层可以包括电介质物质。凹陷的金属插塞和第二金属插塞包括钨，金属硅化物层包括硅化钨。凹陷的金属插塞和第二金属插塞包括储存节点接触插塞，导电结构包括位线结构。附图说明图1是示出根据本专利技术的第一实施例的半导体器件的剖面图。图2A至图2G是示出用于形成根据本专利技术的第一实施例的半导体器件的示例性方法的剖面图。图3A和图3B是说明本专利技术的第一实施例的一个比较实例的剖面图。图4是示出根据本专利技术的第二实施例的半导体器件的剖面图。图5A至图5D是示出用于形成根据本专利技术的第二实施例的半导体器件的示例性方法的剖面图。图6是示出用于形成根据第二实施例的变型的半导体器件的示例性方法的剖面图。图7A至图7D是示出用于形成根据本专利技术的第三实施例的半导体器件的示例性方法的剖面图。图8是示出用于形成根据本专利技术的第三实施例的变型的半导体器件的示例性方法的剖面图。图9A至图9G是示出将根据本专利技术的第一实施例的气隙和插塞应用于制造存储器件的方法的实例的剖面图。图10是示出将根据本专利技术的第二实施例的气隙和插塞应用于存储器件的实例的剖面图。图11是示出存储卡的示意图。图12是示出电子系统的框图。具体实施方式下面将参照附图更详细地描述各种示例性实施例。然而，本专利技术可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本专利技术的范围。在本公开中，相似的附图标记在本专利技术的不同附图和实施例中表示相似的部分。附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。图1是示出根据本专利技术的第一实施例的半导体器件的剖面图。参见图1，在衬底101上形成有多个导电结构。导电结构可以包括第一导本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，包括以下步骤：在衬底之上形成多个半导体结构；在所述半导体结构之间限定开口部分；在所述开口部分的侧壁之上形成牺牲间隔件；在所述开口部分中形成导电层图案；以及使所述导电层图案与所述牺牲间隔件相互反应，由此在所述开口部分的侧壁上限定气隙，其中，所述限定气隙的步骤包括：将所述导电层图案和所述牺牲间隔件凹陷；形成覆盖物质层以覆盖凹陷的导电层图案和凹陷的牺牲间隔件，其中，即使在使所述导电层图案与所述牺牲间隔件相互反应以限定气隙的期间，所述覆盖物质层也覆盖凹陷的导电层图案和凹陷的牺牲间隔件。

【技术特征摘要】
2012.12.28 KR 10-2012-01573761.一种制造半导体器件的方法，包括以下步骤：在衬底之上形成多个半导体结构；在所述半导体结构之间限定开口部分；在所述开口部分的侧壁之上形成牺牲间隔件；在所述开口部分中形成导电层图案；以及使所述导电层图案与所述牺牲间隔件相互反应，由此在所述开口部分的侧壁上限定气隙，其中，所述限定气隙的步骤包括：将所述导电层图案和所述牺牲间隔件凹陷；形成覆盖物质层以覆盖凹陷的导电层图案和凹陷的牺牲间隔件，其中，即使在使所述导电层图案与所述牺牲间隔件相互反应以限定气隙的期间，所述覆盖物质层也覆盖凹陷的导电层图案和凹陷的牺牲间隔件。2.如权利要求1所述的方法，其中，所述牺牲间隔件包括第一可硅化物质层，所述导电层图案包括第二可硅化物质层。3.如权利要求1所述的方法，其中，所述牺牲间隔件包括多晶硅层，所述导电层图案包括可硅化金属层。4.如权利要求3所述的方法，其中，所述可硅化金属层包括钛、钨或铂。5.如权利要求2所述的方法，其中，形成所述牺牲间隔件包括以下步骤：在包括所述开口部分的所述衬底的整个表面之上形成所述第一可硅化物质层；以及回刻蚀所述第一可硅化物质层，以暴露所述衬底的整个表面的一部分。6.如权利要求2所述的方法，其中，形成所述导电层图案包括以下步骤：在包括所述开口部分的所述衬底的整个表面之上形成所述第二可硅化物质层，以填充所述开口部分；以及将所述第二可硅化物质层平坦化，直到暴露所述半导体结构的表面为止。7.如权利要求1所述的方法，其中，限定所述气隙包括以下步骤：将所述导电层图案和所述牺牲间隔件退火和硅化。8.如权利要求1所述的方法，其中，在限定所述开口部分之后，所述方法还包括以下步骤：在所述开口部分的侧壁上形成电介质间隔件。9.如权利要求1所述的方法，其中，所述半导体结构包括位线结构，所述导电层图案包括储存节点接触插塞。10.如权利要求1所述的方法，其中，限定所述气隙的步骤进一步包括：将所述凹陷的导电层图案和所述凹陷的牺牲间隔件退火和硅化，由此以自对准方式限定所述气隙。11.如权利要求1所述的方法，其中，限定所述气隙的步骤进一步包括：形成覆盖间隔件以覆...

【专利技术属性】
技术研发人员：卢一喆，李钟旼，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR