当前位置: 首页 > 专利查询>英特尔公司专利>正文

平坦集成电路封装互连制造技术

技术编号:20084011 阅读:25 留言:0更新日期:2019-01-15 03:43
本文一般讨论了包含大致共面的导电柱的设备、方法和系统。根据示例,一种技术能够包括:在衬底的相应暴露的接合衬垫上生成导电柱;将模制材料设置在所生成的导电柱周围和上面;同时移除模制材料和所生成的导电柱的一部分以使得所生成的导电柱和模制材料大致平坦;以及电气上将管芯耦合到导电柱。

Flat integrated circuit package interconnection

In this paper, the equipment, method and system of conductive column containing roughly coplanar conductive column are discussed. According to an example, a technique can include: generating conductive pillars on the corresponding exposed bonding pads of the substrate; setting the moulding material around and above the generated conductive pillars; removing part of the moulding material and the generated conductive pillars at the same time to make the generated conductive pillars and moulding materials roughly flat; and electrically coupling the tube core to the conductive pillars.

【技术实现步骤摘要】
【国外来华专利技术】平坦集成电路封装互连优先权要求本专利申请要求于2016年6月30日提交的序列号为15/198107的美国申请的优先权的权益,通过引用将其完整地结合于本文。
示例一般涉及集成电路(IC)封装,更具体涉及用于创建包含大体上平坦的导电柱的IC封装的工艺以及从这类工艺得到的装置。
技术介绍
IC封装技术具有朝着将IC制作得越来越小的方向发展的趋势。相比更大的IC封装,更小的IC封装一般每单位面积包含更多信号布线。制造这样更小的封装可能是有挑战性的。相比更大的封装,更小的封装可能具有更高的成品率损失。附图说明在不一定按比例绘制的附图中,类似的标号在不同视图中可描述相似的部件。具有不同字母后缀的类似的标号可表示相似部件的不同实例。附图通过示例而不通过限制来一般性地示出本文件中讨论的各种实施例。图1通过示例示出IC封装的示例的截面图。图2A-2H通过示例示出创建IC封装的工艺的示例的阶段的截面图。图3A-3D通过示例示出用于创建IC封装的另一工艺的示例的阶段的截面图。图4A-4D通过示例示出用于创建IC封装的另一工艺的示例的阶段的截面图。图5通过示例示出电子系统的示例的示意图。具体实施方式本公开中的示例涉及用于创建具有大体上平坦(例如,彼此差距大约五(5)微米以内或更小)的导电柱的IC封装的工艺。示例也涉及使用这样的工艺创建的设备和系统。以下描述包含诸如更高、更低、第一、第二之类的术语,这些术语仅用于描述性目的,并且不要解释为限制性的。本文描述的设备或产品的示例能够以多个定位和定向被制造、使用或航运。术语“管芯(die)”和“芯片(chip)”一般指的是作为基础加工件的物理对象,所述基础加工件通过各种工艺操作被变换成所期望的集成电路装置。管芯通常是从晶元切割而来,并且晶元可由半导体、非半导体、或者半导体和非半导体材料的组合制成。随着IC封装互连(例如,倒装芯片或其它互连)不断缩小到更细微的间距,互连中/上使用的焊料为表面共面性或凸起高度的随机或系统性波动提供余地的能力变得更有限。本文讨论的是用于创建具有大体上共面的导电柱的IC封装的工艺。大体上共面的导电柱能够诸如通过减小导电柱与要被附接到柱的芯片之间的间隙的变化,有助于增加制造成品率。大体上共面的导电柱能够有助于使间距缩小更可行。由于相应的导电柱与该导电柱要连接到的衬垫之间的更可预测的间隙距离,能够容许更细微的间距。在高级概述中,该工艺能够包含在封装衬底的表面上的每个凸起位置上创建导电柱(例如,在某些制造工艺中,大约四十(40)微米高)。能够采用比导电柱的高度更厚的模化合物来覆盖衬底,使得模化合物延伸到越过并且覆盖导电柱。然后,诸如通过能够移除规定量的模(例如,几微米的模)的受控研磨工艺,能够暴露导电柱。在研磨之后,导电粘合剂材料(例如,焊球、焊料或膏等等)能够被附接到柱,或者能够用形成图案的衬垫覆盖柱,然后能够将导电粘合剂加至衬垫。然后,管芯能够诸如通过导电粘合剂材料被附接到导电柱。与当前衬底扭曲组合的当前衬底导电柱共面性能够导致跨封装上的管芯附接区域大约十(10)微米与二十(20)微米之间的高度变化。此变化使芯片附接困难,并且能够负面地影响封装成品率。此变化也危及通过热压焊(TCB)工具在管芯放置精确度和准确度上获得的优点。本文讨论的实施例能够有助于创建跨导电柱的表面的小于(或等于)五(5)微米的绝对高度变化。这样的共面性能够有助于诸如以小于一百三十(130)微米的间距实现高成品率的TCB芯片附接工艺。此外,这样的共面性能够有助于减小导电柱之下的衬底接合衬垫的尺寸。将接合衬垫的尺寸减小能够有助于增加I/O布线密度,诸如无需修改衬底图案化工艺。现将参照附图,其中,将给类似的结构提供类似的后缀参考标号。为了清楚地示出各种示例的结构,本文包含的附图是集成电路结构的图形表示。因此,所制造的结构例如在显微照相中的实际外观可能显得不同而仍然结合了所示出的示例的主题。此外,附图示出结构来帮助理解所示出的示例。图1通过示例示出在将管芯103附接到衬底101之前集成电路(IC)封装100的实施例的截面图。衬底101上的导电柱102的高度变化使间隙108在导电球106和管芯103的接触衬垫104之间形成。例如,在导电球106在回流之后没有跨过整个间隙108的情况下,间隙108可能引起电短路。例如,通过在管芯103被设置在导电凸起106中的一个或多个上面之后引起管芯103相对于衬底101移位或旋转,间隙108可能引起管芯103未对准。图2A通过示例示出装置200A的实施例的截面图。如所示出的装置200A包含衬底201,而导电柱202被设置在衬底201的接合衬垫204上面。如所示出的装置200A包含衬底201中和/或上的互连电路204。如所示出的装置200A包含电气上连接到互连电路204并且在衬底201上面的接合衬垫206。如所示出的装置200A包含导电衬垫208,诸如能够电气上和机械上被连接到电路,例如电气上将装置200A连接到电路。在一个或多个实施例中,衬底201能够包含无凸起建立层(BBUL)衬底或其它衬底。能够通过设置电介质(例如,Ajinomoto建立膜(ABF)),将电介质图案化,将导电材料添加到形成图案的电介质,将导电材料图案化,并且重复进行一直到衬底被构建,来建立衬底201。一般而言,任何数量的建立层能够被用于创建衬底201,并且层能够是各种厚度的。导电柱202一般由铜制成,但是能够包含其它导电材料,诸如锡、镉、金、银、钯、铑、铜、青铜、黄铜、铅、镍银、铍铜、镍、这些材料的一些组合、等等。能够通过将导电材料的薄种子层设置在衬底上面,用光致抗蚀剂将种子层图案化,在每个导电柱位置上方蚀刻开口,在光致抗蚀剂中的开口中电镀导电材料,移除光致抗蚀剂,然后蚀刻曾经被光致抗蚀剂(例如,在导电柱不存在之处)保护的种子层,来创建导电柱202。导电柱202各自包含相应的高度210A、210B、210C、210D、210E、210F、210G、210H和210I。高度210A-H的差别可能引起后续处理中的芯片附接问题,诸如针对图1描述的问题,等等。为了有助于减轻芯片附接相关的问题,使高度210A-H更统一可能是有益的,以致于减小导电柱上的导电球与要被附接到导电柱的管芯的接触衬垫的暴露的表面之间的距离(参见图2E和2F)。能够生成具有比柱的最终高度更大的高度的导电柱202,以致于允许导电柱202在管芯附接之前被平坦化。在一个或多个实施例中,能够生成高度是三十(30)微米或者更高的导电柱202。一些实施例可包含短于30微米的导电柱。互连电路204能够提供通过衬底201的电通路。互连电路204能够提供电通路以便电流在附接到导电柱202的管芯与接触衬垫208之间流动。互连电路204能够包含电布线,诸如能够包含迹线、平面、重分布层互连电路、通孔、接触衬垫等等。互连电路204能够包含导电材料,诸如先前针对导电柱202讨论的导电材料。接合衬垫206电气上被连接到互连电路204。接合衬垫206能够由导电材料(诸如先前针对导电柱讨论的导电材料)制成。接合衬垫206提供电气上和机械上将导电柱202连接到互连电路204的位置。接触衬垫208电气上被连接到互连电路204。接触衬垫208提供从互连本文档来自技高网...

【技术保护点】
1.一种制作集成电路封装的方法,包括:在衬底的相应暴露的接合衬垫上生成导电柱;将模制材料设置在所生成的导电柱周围和上面;同时移除所述模制材料和所生成的导电柱的一部分,以使得所生成的导电柱和所述模制材料大致平坦;以及电气上将管芯耦合到所述导电柱。

【技术特征摘要】
【国外来华专利技术】2016.06.30 US 15/1981071.一种制作集成电路封装的方法,包括:在衬底的相应暴露的接合衬垫上生成导电柱;将模制材料设置在所生成的导电柱周围和上面;同时移除所述模制材料和所生成的导电柱的一部分,以使得所生成的导电柱和所述模制材料大致平坦;以及电气上将管芯耦合到所述导电柱。2.如权利要求1所述的方法,还包括:在移除所述模制材料和所生成的导电柱的所述一部分之后,移除所述导电柱的另一部分以使所述导电柱凹陷在所述模制材料中。3.如权利要求2所述的方法,其中,移除所述导电柱的另一部分包括:蚀刻所述导电柱。4.如权利要求2所述的方法,还包括:在电气上将所述管芯连接到所述衬底之前,将导电粘合剂设置在所述导电柱中的每个上面。5.如权利要求4所述的方法,其中,电气上将所述管芯连接到所述导电柱包括:使所述导电粘合剂回流来电气上将所述管芯的接触衬垫连接到所述导电柱中的相应导电柱。6.如权利要求5所述的方法,其中,所述导电粘合剂在回流之后,镶嵌所述模制材料的表面的一部分和侧壁的一部分。7.如权利要求1所述的方法,还包括:在移除所述模制材料和所生成的导电柱的所述一部分之后,移除所述模制材料的另一部分以使所述模制材料相对于所述导电柱凹陷。8.如权利要求7所述的方法,其中,移除所述模制材料的另一部分包括:对所述模制材料进行光成像。9.如权利要求7所述的方法,还包括:在电气上将所述管芯连接到所述衬底之前,将导电粘合剂设置在所述管芯上面。10.如权利要求9所述的方法,其中,电气上将所述管芯连接到所述导电柱包括:使所述导电粘合剂回流来电气上将所述管芯的接触衬垫连接到所述导电柱中的相应导电柱。11.如权利要求10所述的方法,其中,所述导电粘合剂在回流之后,镶嵌所述导电柱的侧壁的暴露部分。12.如权利要求1-11其中之一所述的方法,还包括:在移除所述模制材料和所生成的导电柱的所述一部分之后,在相应导电柱上形成接触衬垫。13.如权利要求12所述的方法,其中,形成所述接触衬垫包括:形成具有比所述接合衬垫的宽度更大的宽度的所述接触衬垫。14.如权利要求13所述的方法,还包括:在电气上将所述管芯连接到所述衬底之前,将导电粘合剂设置在所述接触衬垫中的每个上面。15.一种集成电路(IC)封装,包括:衬底,所述衬底包括在建立层中嵌入的互连电路和在所述衬底的上表面暴露的多个接合衬垫;电气上连接到相应的接合衬垫的多个导电柱...

【专利技术属性】
技术研发人员:RL桑克曼S加内桑
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1