用于针对虚拟现实和多视图系统进行交织光栅化和像素着色的架构技术方案

一个实施例提供了一种图形处理装置，所述图形处理装置包括：第一逻辑，用于对与多个交织图元相关联的像素区域进行光栅化；第二逻辑，用于对由所述多个交织图元中的一个或多个所覆盖的像素区域进行着色；以及第三逻辑，用于将所述第二逻辑针对所述多个交织图元的输出交织为单个渲染目标，所述单个渲染目标包括与所述多个交织图元相关联的输出。

Architecture for interleaved rasterization and pixel shading for virtual reality and multi-view systems

One embodiment provides a graphics processing device, which includes: a first logic for rasterizing the pixel regions associated with multiple interleaved primitives; a second logic for coloring the pixel regions covered by one or more of the multiple interleaved primitives; and a third logic for targeting the second logic against the plurality of interleaved primitives. The output of interleaved primitives is interleaved into a single rendering target, which includes the output associated with the plurality of interleaved primitives.

【技术实现步骤摘要】
【国外来华专利技术】用于针对虚拟现实和多视图系统进行交织光栅化和像素着色的架构
实施例总体上涉及图形处理逻辑。更具体地，实施例涉及针对虚拟现实和/或多视图系统的交织光栅化和像素着色。
技术介绍
光栅化是一种将三维(3D)多边形的场景渲染到二维(2D)表面上的过程。可以采用若干个级来执行光栅化过程，包括变换级、剪辑级和扫描转换级。变换级将3D多边形顶点转换为2D平面上的顶点。一旦顶点被变换到2D位置，顶点中的一些就可能位于用于场景的查看窗口外部。可以剪辑掉这组顶点，以使得只有场景内的顶点接收到进一步的处理。一旦3D多边形被变换到2D位置并且被剪辑到查看窗口中，就执行扫描转换过程以确定使用哪些像素来绘制图像。针对具有HMD(头戴式显示器)的VR(虚拟现实)系统执行光栅化需要以高帧率生成与从两只眼睛看到的视图相对应的两个帧缓存器以获得适当的沉浸式体验，这加倍了GPU的负担，除非使用一些巧妙的技术。附图说明通过阅读以下说明书和所附权利要求书，并且通过参考以下附图，实施例的各种优点对于本领域技术人员将变得显而易见，在附图中：图1是具有处理器的计算机系统的实施例的框图，所述处理器具有一个或多个处理器核以及图形处理器；图2是处理器的一个实施例的框图，所述处理器具有一个或多个处理器核、集成存储器控制器、以及集成图形处理器；图3是图形处理器的一个实施例的框图，所述图形处理器可以是分立的图形处理单元、或者可以是集成有多个处理核的图形处理器；图4是用于图形处理器的图形处理引擎的实施例的框图；图5是图形处理器的另一实施例的框图；图6是包括处理元件阵列的线程执行逻辑的框图；图7展示了根据实施例的图形处理器执行单元指令格式；图8是图形处理器的另一实施例的框图，所述图形处理器包括图形流水线、媒体流水线、显示引擎、线程执行逻辑、以及渲染输出流水线；图9A是框图，展示了根据实施例的图形处理器命令格式；图9B是框图，展示了根据实施例的图形处理器命令序列；图10展示了根据实施例的数据处理系统的示例性图形软件架构；图11是框图，展示了根据实施例的可以用于制造用于执行操作的集成电路的IP核开发系统；图12是框图，展示了根据实施例的可以使用一个或多个IP核来制造的示例性芯片上系统集成电路；图13是框图，展示了芯片上系统集成电路的示例性图形处理器；图14是框图，展示了芯片上系统集成电路的附加示例性图形处理器；图15是根据实施例的图形渲染流水线的框图；图16是示例性光栅化元素的图示；图17是根据实施例的图块光栅化交织的图示；图18是根据实施例的交织化渲染目标的图示；图19是根据实施例的图块渲染交织逻辑的流程图；图20是根据实施例的交织光栅化回退逻辑的流程图；并且图21是根据实施例的包括图形处理器的计算设备的框图。具体实施方式一种可能的技术是在顶点着色器中生成两组视口位置，一组视口位置与每个视口相对应，这避免了需要用于生成被渲染到两个视口中的两个三角形的几何着色器(GS)。本文所描述的实施例在渲染流水线中进一步向下游扩展这种技术，并提供了用于光栅化和像素着色的交织架构。在一个实施例中，关于图元对——包括光栅化期间图元内的图块以及像素着色期间图元的像素数据——来执行对各项的交织。交织架构增大了与处理图元相关联的时间局部性，包括在像素处理期间所访问的纹理数据的增大的时间局部性。出于解释的目的，阐述了许多具体的细节以便提供对以下所述的各实施例的透彻理解。然而，对于本领域技术人员而言，可以在不具有这些具体细节中的一些细节的情况下实践本实施例将是明显的。在其他情况下，以框图的形式示出公知的结构和设备以避免模糊基本原理并提供对实施例的更透彻的理解。尽管以下实施例中的一些引用图形处理器来描述，但是本文所描述的技术和教导可适用于各种类型的电路或半导体设备，包括通用处理设备或图形处理设备。本文对“一个实施例(oneembodiment)”或“实施例(anembodiment)”的引用表明结合所述实施例或与所述实施例相关联地描述的具体特征、结构或特性可以被包括在这类实施例中的至少一个实施例中。然而，说明书中各种地方出现的短语“在一个实施例中(inoneembodiment)”不一定全都指代相同的实施例。在以下说明书和权利要求书中，可以使用术语“耦合”和“连接”及其衍生词。应当理解，这些术语并不意为彼此的同义词。“耦合”用于指示彼此协作或相互作用的彼此之间可能或可能不直接物理或电接触的两个或更多个元件。“连接”用于指示彼此耦合的两个或更多个元件之间的通信的建立。在接下来的说明中，图1至图14提供了对结合各个实施例或与其相关的示例性数据处理系统和图形处理器逻辑的概述。图14至图21提供了各个实施例的具体细节。尽管以下实施例中的一些实施例是参照图形处理器来描述的，但是类似的技术和教导可以应用于其他类型的电路或半导体设备，因为这些教导可适用于操控或处理图像数据的任何处理器或机器。系统概述图1是根据实施例的处理系统100的框图。在各实施例中，系统100包括一个或多个处理器102以及一个或多个图形处理器108，并且可以是单处理器台式系统、多处理器工作站系统或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，系统100是被纳入到用于在移动设备、手持式设备或嵌入式设备中使用的芯片上系统(SoC)集成电路内的处理平台。系统100的实施例可以包括或并入基于服务器的游戏平台、游戏控制台，包括游戏与媒体控制台、移动游戏控制台、手持式游戏控制台、或在线游戏控制台。在一些实施例中，系统100是移动电话、智能电话、平板计算设备或移动互联网设备。数据处理系统100还可包括可穿戴设备(诸如智能手表可穿戴设备、智能眼镜设备、增强现实设备、或虚拟现实设备)、与所述可穿戴设备耦合、或者集成在所述可穿戴设备中。在一些实施例中，数据处理系统100是电视或机顶盒设备，所述电视或机顶盒设备具有一个或多个处理器102以及由一个或多个图形处理器108生成的图形界面。在一些实施例中，一个或多个处理器102每个包括用于处理指令的一个或多个处理器核107，所述指令在被执行时执行系统和用户软件的操作。在一些实施例中，一个或多个处理器核107中的每个处理器核被配置成用于处理特定的指令集109。在一些实施例中，指令集109可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)、或经由超长指令字(VLIW)的计算。多个处理器核107可以各自处理不同的指令集109，所述指令集可以包括用于促进对其他指令集进行仿真的指令。处理器核107还可以包括其他处理设备，如数字信号处理器(DSP)。在一些实施例中，处理器102包括高速缓存存储器104。取决于架构，处理器102可以具有单个内部高速缓存或内部高速缓存的多个级。在一些实施例中，在处理器102的各部件当中共享高速缓存存储器。在一些实施例中，处理器102还使用外部高速缓存(例如，3级(L3)高速缓存或末级高速缓存(LLC))(未示出)，可以使用已知的高速缓存一致性技术来在处理器核107当中共享外部高速缓存。另外地，寄存器堆106包括在处理器102中，所述处理器可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器、和指令指针寄存器)。一些本文档来自技高网...

【技术保护点】
1.一种图形处理器，包括：第一逻辑，用于对与多个交织图元相关联的像素区域进行光栅化；第二逻辑，用于对由所述多个交织图元中的一个或多个所覆盖的像素区域进行着色；以及第三逻辑，用于将所述第二逻辑针对所述多个交织图元的输出交织为单个渲染目标，所述单个渲染目标包括与所述多个交织图元相关联的输出。

【技术特征摘要】
【国外来华专利技术】2016.06.28 US 15/195,0051.一种图形处理器，包括：第一逻辑，用于对与多个交织图元相关联的像素区域进行光栅化；第二逻辑，用于对由所述多个交织图元中的一个或多个所覆盖的像素区域进行着色；以及第三逻辑，用于将所述第二逻辑针对所述多个交织图元的输出交织为单个渲染目标，所述单个渲染目标包括与所述多个交织图元相关联的输出。2.如权利要求1所述的图形处理器，所述多个交织图元包括与立体场景的第一视图相关联的第一图元以及与所述立体场景的第二视图相关联的第二图元，所述立体场景用于经由头戴式显示器来显示。3.如权利要求2所述的图形处理器，其中，用于对由所述多个交织图元覆盖的像素区域进行光栅化的所述第一逻辑用于判定所述多个交织图元中的一个或多个是否覆盖所述像素区域。4.如权利要求3所述的图形处理器，其中，所述第一逻辑用于：在针对所述多个交织图元中的每一个确定第二像素区域的覆盖范围之前，针对所述多个交织图元中的每一个确定第一像素区域的覆盖范围。5.如权利要求3所述的图形处理器，其中，为了对由所述多个交织图元覆盖的所述像素区域进行光栅化，所述第一逻辑用于：确定作为第一边界框与第二边界框的并集的第三边界框，所述第一边界框与所述多个交织图元中的第一图元相关联，并且所述第二边界框与所述多个交织图元中的第二图元相关联；并且针对所述第三边界框内的每个像素区域，相对于所述第一图元和所述第二图元对场景区域进行光栅化，其中，对所述场景区域进行光栅化包括确定所述场景区域相对于所述像素区域的像素覆盖范围。6.如权利要求5所述的图形处理器，其中，第一逻辑包括基于图块的光栅化器，并且所述场景区域是图块像素区域或子图块像素区域中的一者。7.如权利要求6所述的图形处理器，其中，所述场景区域是子图块像素区域，并且所述第一逻辑用于确定场景相对于所述子图块像素区域的像素覆盖范围。8.如权利要求7所述的图形处理器，其中，确定所述场景相对于所述子图块像素区域的像素覆盖范围包括：针对所述第一图元确定第一子图块像素区域的像素覆盖范围；以及在确定第二子图块像素区域的像素覆盖范围之前，针对所述第二图元确定第二子图块像素区域的像素覆盖范围。9.如权利要求1所述的图形处理装置，所述第三逻辑用于响应于确定所述第二逻辑针对所述多个图元中的每一个的输出具有大于阈值的相似度而将所述第二逻辑针对所述多个交织图元的输出交织为所述单个渲染目标。10.如权利要求1所述的图形处理器，另外包括：第四逻辑，用于对写入所述单个渲染目标的输出进行压缩。11.一种对由多个交织图元覆盖的像素区域进行光栅化的方法，所述方法包括：确定作为第一边界框与第二边界框的并集的第三边界框，所述第一边界框与所述多个交织图元中的第一图元相关联，并且所述第二边界框与所述多个交织图元中的第二图元相关联；针对所述第三边界框内的每个像素区域，相对于所述第一图元和所述第二图元对场景区域进行光栅化；并且其中，对所述场景区域进行光栅化确定了所述场景区域相对于所述像素区域的像素覆盖范围。12.如权利要求11所述的方法，其中，所述场景区域是图块像素区域或子图块像素区域中的一者。13.如权利要求12所述的方法，其中，所述场景区域是子图...

【专利技术属性】
技术研发人员：R·P·萨特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US