缓冲电路及缓冲器制造技术

本发明专利技术提供一种缓冲电路及缓冲器，该缓冲电路包括：输入跟随电路，用于跟随第一输入信号的电压变化；输入跟随线性度提升电路，用于提升输入跟随电路的跟随线性度；第一电压自举电路，用于自举第一输入信号的电压；第二电压自举电路，用于自举第二输入信号的电压；第三电压自举电路，用于提供相应的静态工作点电压；补偿跟随电路，用于跟随补偿电压；补偿跟随线性度提升电路，用于提升补偿跟随电路的跟随线性度；第一负载，用于采集缓冲后的电压；偏置电路，用于为缓冲器提供偏置电流；偏置线性度提升电路，用于提升偏置电路的线性度；第二负载，用于产生非线性补偿电流。本发明专利技术采用上述缓冲电路提高了输入缓冲器的线性度和降低了其功耗。

Buffer Circuit and Buffer

The invention provides a buffer circuit and a buffer. The buffer circuit includes: an input following circuit for following the voltage change of the first input signal; an input following linearity raising circuit for raising the following linearity of the input following circuit; a first voltage bootstrapping circuit for bootstrapping the voltage of the first input signal; and a second voltage bootstrapping circuit for bootstrapping the second input signal. The voltage of the signal; the third voltage bootstrap circuit, which provides the corresponding static operating point voltage; the compensation follower circuit, which follows the compensation voltage; the compensation follower linearity lifting circuit, which improves the follower linearity of the compensation follower circuit; the first load, which collects the buffer voltage; the bias circuit, which provides the bias current for the buffer; and the compensation follower linearity lifting circuit, which improves the follower linearity. The circuit is used to improve the linearity of the bias circuit, and the second load is used to generate the non-linear compensation current. The invention adopts the buffer circuit to improve the linearity of the input buffer and reduce its power consumption.

【技术实现步骤摘要】
缓冲电路及缓冲器
本专利技术涉及集成电路领域，特别是涉及一种高线性输入缓冲电路及缓冲器，其直接应用于对输入信号进行缓冲的模拟或混合信号电路，特别适用于高线性模数转换器。
技术介绍
在模数转换器的设计中，随着采样速度的不断提升，采样电容对信号源的kickback(回踢)效应变得更加显著，导致A/D(模数)转换器的采样线性度下降，为了解决这个问题，需要在A/D转换器前端增加一个输入缓冲器，用以隔离信号源与采样电容，但传统的输入缓冲器虽然增加了隔离度，其本身的非线性也将导致整个A/D转换器的线性度下降，如图1所示，由于偏置电压Vbias不随输入电压Vin的变化而变化，电流源管M12上的偏置电流不变，采样电容Cs上的电流随着输入电压Vin变化，导致跟随管M11上的电流随输入电压Vin变化，因此M11的源端阻抗随Vin变化，即采样网络上的阻抗随Vin变化，这是产生跟随非线性的主要原因。为了提升线性度，传统的解决方案是增加输入缓冲器的偏置电流，即增大M12的电流，由于M11的电流I11是M12电流I12与Cs电流Ics之和，通过增大I12来降低Ics在I11中的比例从而降低Ics变化对I11的影响。这样可以降低采样网络阻抗随Vin的变化。然而，传统解决方案依然存在以下几个方面的问题：(1)功耗高：增加功耗对线性度改善不明显，提升线性度的倍数与功耗成正比，例如提升6dB线性度需要2倍功耗，提升12dB线性度需要4倍功耗。(2)沟道调制导致非线性严重：M11漏源电压随Vin的变化而变化，对于高级工艺中的MOS器件，其沟道非常短，因此沟道调制效应更加严重，进一步导致线性度下降。(3)带宽不可调：由于所有器件尺寸固定，因此缓冲器的输出阻抗不可调，使得采样网络的带宽不可调，导致应用范围不够广。基于以上所述，需要一种适用于输入缓冲器的低功耗线性度提升技术，实现高线性、低功耗、输出信号带宽可配置的输入缓冲器，满足高性能模拟集成电路和混合信号集成电路的设计需求。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种缓冲电路及缓冲器，用于解决现有技术中输入缓冲器线性度低、功耗高以及输出信号幅度和带宽不可配置的的问题。为实现上述目的及其他相关目的，本专利技术提供一种缓冲电路，包括：输入跟随电路，其输入端连接第一输入信号，用于跟随所述第一输入信号的电压变化；输入跟随线性度提升电路，与输入跟随电路和第一电压自举电路相连，用于提升所述输入跟随电路的跟随线性度；第一电压自举电路，连接在所述第一输入信号与输入跟随线性度提升电路之间，其输出电压与输入电压的差值为固定电平，用于为所述输入跟随线性度提升电路提供相应的静态工作点电压；第二电压自举电路，其输入端连接第二输入信号，输出端连接补偿跟随电路的输入端，其输出电压与输入电压的差值为固定电平，用于为补偿跟随电路提供相应的静态工作点，其中，所述第二输入信号与所述第一输入信号大小相等方向相反；第三电压自举电路，其输入端连接所述第二电压自举电路输出端，用于为补偿跟随线性度提升电路提供相应的静态工作点电压；补偿跟随电路，其输入端连接第二电压自举电路输出端，用于跟随经第二电压自举电路自举后的补偿电压；补偿跟随线性度提升电路，其输入端连接第三电压自举电路输出端，用于提升所述补偿跟随电路的跟随线性度；第一负载，并联于所述输入跟随电路与补偿跟随线性度提升电路之间，用于采集缓冲后的电压；偏置电路，其输入端连接偏置电压，用于为缓冲器提供偏置电流；偏置线性度提升电路，连接在所述补偿跟随电路与偏置电路之间，用于提升所述偏置电路的线性度；第二负载，并联于所述补偿跟随电路与偏置线性度提升电路之间，用于产生非线性补偿电流。本专利技术的另一目的在于提供一种缓冲电路，所述缓冲电路以单端或差分形式产生一个或两个非线性补偿电流。本专利技术的还有一目的在于提供一种缓冲器，包括上述缓冲电路。如上所述，本专利技术的缓冲电路及缓冲器，具有以下有益效果：本专利技术中输入缓冲器中，通过恒定输入跟随电路与补偿跟随电路的漏源电压，避免了沟道调制效应的影响，特别适合应用于小尺寸工艺，同时，在缓冲电路中通过输入跟随电路跟随第一输入信号，在第一负载上产生第一电流，而第二输入信号通过第二、三电压自举电路调节电压以及补偿跟随电路跟随在第二负载产生第二电流，由于第一负载与第二负载交流电压大小相等方向相反，如果两负载阻抗相同，则第一电流与第二电流也大小相同方向相反，使得输入跟随电路流出的交流电流之和为零，确保了输入跟随电路的电流不随输入信号变化而变化，因此不产生跟随非线性。不增加电流的状况下，本专利技术的输入跟随电路不产生非线性，与传统的输入缓冲器相比，提升线性度10dB以上，节省功耗约70％。本专利技术依靠输入跟随电路、补偿跟随电路与偏置电路中器件个数打开与关闭的数目调节，实现缓冲器输出阻抗与功耗之间的折中设计，当输入信号信号频率较低时，减少输入跟随电路、补偿跟随电路与偏置电路中器件个数，实现更低的功耗；而当输入信号频率较高时，增加输入跟随电路、补偿跟随电路与偏置电路中器件个数，实现更低的输出阻抗。附图说明图1显示为本专利技术提供的传统输入缓冲器电路图；图2显示为本专利技术提供的输入缓冲器结构框图；图3显示为本专利技术提供的输入缓冲器电路图；图4显示为本专利技术提供的输入缓冲器以增加输入自举级数的实施例电路图；图5显示为本专利技术提供的输入缓冲器以PMOS跟随形式的实施例电路图；图6显示为本专利技术提供的输入缓冲器以图3为基础的差分形式实施例电路图。元件标号说明：1输入跟随电路2输入跟随线性度提升电路3补偿跟随电路4补偿跟随线性度提升电路5偏置电路6偏置线性度提升电路7第一电压自举电路8第二电压自举电路9第三电压自举电路10第一负载11第二负载具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图2，为本专利技术提供的输入缓冲器结构框图，包括：输入跟随电路1，其输入端连接第一输入信号，用于跟随所述第一输入信号的电压变化；具体地，在实施例中输入跟随电路1的G端连接第一输入信号；输入跟随线性度提升电路2，与输入跟随电路1和第一电压自举电路7相连，用于提升所述输入跟随电路的跟随线性度；第一电压自举电路7，连接在所述第一输入信号与输入跟随线性度提升电路2之间，其输出电压与输入电压的差值为固定电平，用于为所述输入跟随线性度提升电路提供相应的静态工作点电压；第二电压自举电路8，其输入端连接第二输入信号，输出端连接补偿跟随电路3的输入端，其输出电压与输入电压的差值为固定电平，用于为补偿跟随电路3提供相应的静态工作点，其中，所述第二输入信号与所述第一输入信号大小相等方向相反；具体地，在实本文档来自技高网...

【技术保护点】
1.一种缓冲电路，其特征在于，应用于输入缓冲器中，所述缓冲电路包括：输入跟随电路，其输入端连接第一输入信号，用于跟随所述第一输入信号的电压变化；输入跟随线性度提升电路，与输入跟随电路和第一电压自举电路相连，用于提升所述输入跟随电路的跟随线性度；第一电压自举电路，连接在所述第一输入信号与输入跟随线性度提升电路之间，其输出电压与输入电压的差值为固定电平，用于为所述输入跟随线性度提升电路提供相应的静态工作点电压；第二电压自举电路，其输入端连接第二输入信号，输出端连接补偿跟随电路的输入端，其输出电压与输入电压的差值为固定电平，用于为补偿跟随电路提供相应的静态工作点，其中，所述第二输入信号与所述第一输入信号大小相等方向相反；第三电压自举电路，其输入端连接所述第二电压自举电路输出端，用于为补偿跟随线性度提升电路提供相应的静态工作点电压；补偿跟随电路，其输入端连接第二电压自举电路输出端，用于跟随经第二电压自举电路自举后的补偿电压；补偿跟随线性度提升电路，其输入端连接第三电压自举电路输出端，用于提升所述补偿跟随电路的跟随线性度；第一负载，并联于所述输入跟随电路与补偿跟随线性度提升电路之间，用于采集缓冲后的电压；偏置电路，其输入端连接偏置电压，用于为缓冲器提供偏置电流；偏置线性度提升电路，连接在所述补偿跟随电路与偏置电路之间，用于提升所述偏置电路的线性度；第二负载，并联于所述补偿跟随电路与偏置线性度提升电路之间，用于产生非线性补偿电流。...

【技术特征摘要】
1.一种缓冲电路，其特征在于，应用于输入缓冲器中，所述缓冲电路包括：输入跟随电路，其输入端连接第一输入信号，用于跟随所述第一输入信号的电压变化；输入跟随线性度提升电路，与输入跟随电路和第一电压自举电路相连，用于提升所述输入跟随电路的跟随线性度；第一电压自举电路，连接在所述第一输入信号与输入跟随线性度提升电路之间，其输出电压与输入电压的差值为固定电平，用于为所述输入跟随线性度提升电路提供相应的静态工作点电压；第二电压自举电路，其输入端连接第二输入信号，输出端连接补偿跟随电路的输入端，其输出电压与输入电压的差值为固定电平，用于为补偿跟随电路提供相应的静态工作点，其中，所述第二输入信号与所述第一输入信号大小相等方向相反；第三电压自举电路，其输入端连接所述第二电压自举电路输出端，用于为补偿跟随线性度提升电路提供相应的静态工作点电压；补偿跟随电路，其输入端连接第二电压自举电路输出端，用于跟随经第二电压自举电路自举后的补偿电压；补偿跟随线性度提升电路，其输入端连接第三电压自举电路输出端，用于提升所述补偿跟随电路的跟随线性度；第一负载，并联于所述输入跟随电路与补偿跟随线性度提升电路之间，用于采集缓冲后的电压；偏置电路，其输入端连接偏置电压，用于为缓冲器提供偏置电流；偏置线性度提升电路，连接在所述补偿跟随电路与偏置电路之间，用于提升所述偏置电路的线性度；第二负载，并联于所述补偿跟随电路与偏置线性度提升电路之间，用于产生非线性补偿电流。2.根据权利要求1所述的缓冲电路，其特征在于，所述输入跟随电路包含m个NMOS管与m-1个控制开关，从第二个NMOS管起每个NMOS管的栅极均对应连接一个控制开关，所有控制开关的另一端与第一个NMOS管的栅极连接第一输入信号；所有NMOS管的源极均连接补偿跟随线性度提升电路，所有NMOS管的漏极均连接输入跟随线性度提升电路。3.根据权利要求1所述的缓冲电路，其特征在于，所述输入跟随线性度提升电路至少为一个NMOS管。4.根据权利要求3所述的缓冲电路，其特征在于，所述输入跟随线性度提升电路为一个NMOS管时，所述NMOS管的栅极连接第一电压自举电路的输出端，其漏极连接电源电压，其源极连接所述输入跟随电路的D端。5.根据权利要求3所述的缓冲电路，其特征在于，所述输入跟随线性度提升电路为多个NMOS管时，其对应的第一电压自举电路对应分为多个第一电压自举子电路；排在首个NMOS管的漏极连接电源电压，其栅极连接首个第一电压自举子电路的输出端，其源极连接下一个NMOS管的漏极；所述首个第一电压自举子电路的输入端分别连接其下一个NMOS管的栅极以及其下一个第一电压自举子电路的输出端，排在末尾的第一电压自举子电路的输入端连接第一输入信号，排在末尾NMOS管的源极连接所述输入跟随电路的D端。6.根据权利要求1所述的缓冲电路，其特征在于，所述输入跟随电路包含m个PMOS管与m-1个控制开关，从第二个PMOS管起每个PMOS管的栅极均对应连接一个控制开关，所有控制开关的另一端与第一个PMOS管的栅极连接第一输入信号；所有PMOS管的源极均连接补偿跟随线性度提升电路，所有PMOS管的漏极均连接输入跟随线性度提升电路。7.根据权利要求1所述的缓冲电路，其特征在于，所述输入跟随线性度提升电路至少为一个PMOS管。8.根据权利要求7所述的缓冲电路，其特征在于，所述输入跟随线性度提升电路为一个PMOS管时，所述PMOS管的栅极连接第一电压自举电路的输出端，其漏极连接电源电压，其源极连接所述输入跟随电路的D端。9.根据权利要求7所述的缓冲电路，其特征在于，所述输入跟随线性度提升电路为多个PMOS管时，其对应的第一电压自举电路对应分为多个第一电压自举子电路；排在首个PMOS管的漏极连接地电压，其栅极连接首个第一电压自举子电路的输出端，其源极连接下一个PMOS管的漏极；所述首个第一电压自举子电路的输入端分别连接其下一个PMOS管的栅极以及其下一个第一电压自举子电路的输出端，排在末尾的第一电压自举子电路的输入端连接第一输入信号，排在末尾PMOS管的源极连接所述输入跟随电路的D端。10.根据权利要求1所述的缓冲电路，其特征在于，所述第一电压自举电路的输入端与第一输入信号相连，其输出端连接所述输入跟随线性度提升电路的G端；所述输入跟随电路的D端和S端电压之差为固定电平，以消除所述输入跟随电路的沟道调制效应提升其线性度。11.根据权利要求1所述的缓冲电路，其特征在于，所述补偿跟随电路包括m个NMOS管与m-1个控制开关，从第二个NMOS管起每个NMOS管的栅极均对应连接一个控制开关，所有控制开关的另一端与第一个NMOS管的栅极连接经第二电压自举电路自举后的第二输入信号；所有NMOS管的源极均连接偏置线性度提升电路，所有NMOS管的漏极均连接补偿跟随线性度提升电路。12.根据权利要求1所述的缓冲电路，其特征在于，所述补偿跟随线性度提升电路至少为一个NMOS管。13.根据权利要求12所述的缓冲电路，其特征在于，所述补偿跟随线性度提升电路为一个NMOS管时，所述NM...

【专利技术属性】
技术研发人员：李婷，胡刚毅，李儒章，张勇，黄正波，倪亚波，黄兴发，王健安，陈光炳，付东兵，袁浚，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50