一种用于延迟锁相环的低失配率的电荷泵电路制造技术

本发明专利技术请求保护一种用于延迟锁相环的低失配率的电荷泵电路，主要包括带电流补偿的偏置电路、电流轮式电荷泵电路以及负反馈电流补偿电路。在电流轮式电荷泵电路中采用虚拟开关管能有效地抑制电荷注入和时钟馈通等效应，在PMOS管M7的源漏端以及NMOS管M16的源漏端分别加入PMOS管M18构成的MOS电容以及NMOS管M6构成的MOS电容，能减少电荷泵电路的开关管在同时开启或同时闭合时的电流毛刺；将补偿电流I2、补偿电流I4、补偿电流I21以及补偿电流I26引入到电流轮式电荷泵电路中，减少电荷泵电路的充/放电电流的失配率，从而实现一种用于延迟锁相环的低失配率的电荷泵电路。

A Low Mismatch Charge Pump Circuit for Delayed Phase Locked Loop

The invention requests to protect a charge pump circuit with low mismatch rate for a delay phase locked loop, mainly including a bias circuit with current compensation, a current wheel charge pump circuit and a negative feedback current compensation circuit. The virtual switching transistor can effectively suppress the effects of charge injection and clock feedthrough in the current wheel charge pump circuit. The MOS capacitors composed of PMOS transistor M18 and NMOS transistor M6 are added to the source and drain ends of PMOS transistor M7 and NMOS transistor M16 respectively, which can reduce the current burr of the switching transistor of charge pump circuit when it is opened or closed at the same time. Compensation current I4, compensation current I21 and compensation current I26 are introduced into the current wheel charge pump circuit to reduce the charge/discharge current mismatch rate of the charge pump circuit, thus realizing a low mismatch rate charge pump circuit for delay phase-locked loop.

【技术实现步骤摘要】
一种用于延迟锁相环的低失配率的电荷泵电路
本专利技术属于微电子
，具体涉及一种用于延迟锁相环的低失配率的电荷泵电路。
技术介绍
电荷泵电路作为延迟锁相环的主要电路模块之一，其性能特性直接影响延迟锁相环的整体性能特性；电荷泵电路主要功能是把鉴频鉴相器的数字脉冲信号转换为模拟信号来控制延迟锁相环中压控延迟线的延迟时间。图1是一种传统的电荷泵电路，其中电流源I1通过NMOS管M1和NMOS管M8组成的电流镜为电荷泵电路提供偏置电流，电流源I2通过PMOS管M2和PMOS管M3组成的电流镜为电荷泵电路提供偏置电流，PMOS管M4、PMOS管M5、NMOS管M6、NMOS管M7为电荷泵的开关管，第一信号输入端UP、第二信号输入端第三信号输入端DN及第四信号输入端分别控制开关PMOS管M4的栅极、开关PMOS管M5的栅极、开关NMOS管M7的栅极及开关NMOS管M6的栅极，从而控制电荷泵电路的充/放电操作。但这种结构的电荷泵电路具有电荷注入、时钟馈通等效应，且电荷泵电路的充/放电电流的失配率较大。
技术实现思路
本专利技术旨在解决以上现有技术的问题。提出了一种减少电荷泵电路的充/放电电流的失配率方法。本专利技术的技术方案如下：一种用于延迟锁相环的低失配率的电荷泵电路，其包括：带电流补偿的偏置电路、电流轮式电荷泵电路和负反馈电流补偿电路，其中，所述带电流补偿的偏置电路的信号输出端接所述电流轮式电荷泵电路的信号输入端，所述电流轮式电荷泵电路的信号输出端VCTRL分别接所述带电流补偿的偏置电路和所述负反馈电流补偿电路的信号输入端，所述负反馈电流补偿电路的信号输出端接所述电流轮式电荷泵电路的信号输入端；所述带电流补偿的偏置电路为所述电流轮式电荷泵电路提供具有补偿特性的偏置电流，所述电流轮式电荷泵电路根据第一信号输入端UP、第二信号输入端第三信号输入端DN以及第四信号输入端的信号来控制充/放电操作，所述负反馈电流补偿电路根据所述电流轮式电荷泵电路的输出端VCTRL的电压Vctrl变化调节所述电流轮式电荷泵电路中开关管的电流大小，使得充/放电电流跟随输出电压Vctrl变化，抑制电荷泵电路输出电压Vctrl的变化，减少电荷泵电路的充/放电电流的失配率。进一步的，所述带电流补偿的偏置电路包括：电流源IS1、电流源IS2、PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5以及PMOS管M6，其中电流源IS1的一端分别与PMOS管M1的源极、PMOS管M6的源极以及外部电源VDD相连，电流源IS1的另一端分别与PMOS管M2的漏极、NMOS管M3的漏极、NMOS管M3的栅极以及NMOS管M16的栅极相连，PMOS管M1的栅极分别与PMOS管M1的漏极以及PMOS管M2的源极相连，PMOS管M2的栅极分别与NMOS管M4的栅极以及电荷泵电路的输出端VCTRL相连，PMOS管M6的栅极分别与PMOS管M6的漏极、PMOS管M7的栅极、NMOS管M4的漏极以及电流源IS2的一端相连，电流源IS2的另一端分别与NMOS管M5的源极、NMOS管M3的源极以及外部地线GND相连，NMOS管M4的源极分别与NMOS管M5的漏极以及NMOS管M5的栅极相连。进一步的，所述带电流补偿的偏置电路中NMOS管M3的漏极电流I3为式中，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)2为PMOS管M2的沟道宽长比，VA为节点A的电压，Vctrl为电荷泵电路输出端VCTRL的电压，VTHp为PMOS管的阈值电压，IS1为电流源IS1的电流值，I2为PMOS管M2的源极电流；PMOS管M6的源极电流I6为式中，μn为电子迁移率，(W/L)4为NMOS管M4的沟道宽长比，VB为节点B的电压，VTHn为NMOS管的阈值电压，IS2为电流源IS2的电流值，I4为NMOS管M4的漏极电流。进一步的，所述电流轮式电荷泵电路包括：PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、PMOS管M18、放大器A1以及电容C1，其中PMOS管M7的源极分别与PMOS管M18的源极、PMOS管M18的漏极以及外部电源VDD相连，PMOS管M7的漏极分别与PMOS管M8的源极、PMOS管M10的源极、PMOS管M18的栅极以及NMOS管M21的漏极相连，PMOS管M8的栅极与第一信号输入端UP相连，PMOS管M8的漏极分别与PMOS管M9的源极、PMOS管M9的漏极、放大器A1的输出端、放大器A1的反向输入端、NMOS管M12的漏极、NMOS管M12的源极以及NMOS管M13的漏极相连，PMOS管M9的栅极与第二信号输入端相连，NMOS管M12的栅极与第三信号输入端DN相连，NMOS管M13的栅极与第四信号输入端相连，PMOS管M10的栅极与第二信号输入端相连，PMOS管M10的漏极分别与PMOS管M11的源极、PMOS管M11的漏极、放大器A1的正向输入端、NMOS管M14的漏极、NMOS管M14的源极、NMOS管M15的漏极、电荷泵电路的输出端VCTRL、电容C1的一端、PMOS管M20的栅极以及NMOS管M24的栅极相连，电容C1的另一端分别与NMOS管M16的源极、NMOS管M17的漏极、NMOS管M17的源极以及外部地线GND相连，PMOS管M11的栅极与第一信号输入端UP相连，NMOS管M14的栅极与第四信号输入端相连，NMOS管M15的栅极与第三信号输入端DN相连，NMOS管M15的源极分别与NMOS管M13的源极、NMOS管M16的漏极、NMOS管M17的栅极以及PMOS管M26的漏极相连。进一步的，所述电流轮式电荷泵电路中PMOS管M9、PMOS管M11、NMOS管M12、NMOS管M14分别构成虚拟器件从而有效抑制电荷注入和时钟馈通等效应，PMOS管M18与PMOS管M17分别构成MOS电容，有效减少开关管在同时开启或同时关闭时的电流毛刺，PMOS管M7的沟道宽长比是PMOS管M6的N倍，NMOS管M16的沟道宽长比是NMOS管M3的N倍，电荷泵电路的充电电流IUP为IUP＝N×(IS2+I4)-I21，电荷泵电路的放电电流IDN为IDN＝N×(IS1+I2)-I26，式中，I21为NMOS管M21的漏极电流，I26为PMOS管M26的源极电流。进一步的，所述负反馈电流补偿电路包括：PMOS管M19、PMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25以及PMOS管M26，其中PMOS管M19的源极分别与PMOS管M25的源极、PMOS管M26的源极以及外部电源VDD相连，PMOS管M19的栅极分别与PMOS管M19的漏极以及PMOS管M20的源极相连，PMOS管M20的漏极分别与NMOS管M22的漏极、NMOS管M22的栅极以及NMOS管M21的栅极相连，NMOS管M22的源极分别与NMOS管M21的源极、NMOS管M23的源极以及外部地线GND相连，PMOS管M25的漏极分别与PMOS管M25的栅极、PMOS管M26的栅极以及本文档来自技高网...

【技术保护点】
1.一种用于延迟锁相环的低失配率的电荷泵电路，其特征在于，包括：带电流补偿的偏置电路(1)、电流轮式电荷泵电路(2)和负反馈电流补偿电路(3)，其中，所述带电流补偿的偏置电路(1)的信号输出端接所述电流轮式电荷泵电路(2)的信号输入端，所述电流轮式电荷泵电路(2)的信号输出端VCTRL分别接所述带电流补偿的偏置电路(1)和所述负反馈电流补偿电路(3)的信号输入端，所述负反馈电流补偿电路(3)的信号输出端接所述电流轮式电荷泵电路(2)的信号输入端；所述带电流补偿的偏置电路(1)为所述电流轮式电荷泵电路(2)提供具有补偿特性的偏置电流，所述电流轮式电荷泵电路(2)根据第一信号输入端UP、第二信号输入端

【技术特征摘要】
1.一种用于延迟锁相环的低失配率的电荷泵电路，其特征在于，包括：带电流补偿的偏置电路(1)、电流轮式电荷泵电路(2)和负反馈电流补偿电路(3)，其中，所述带电流补偿的偏置电路(1)的信号输出端接所述电流轮式电荷泵电路(2)的信号输入端，所述电流轮式电荷泵电路(2)的信号输出端VCTRL分别接所述带电流补偿的偏置电路(1)和所述负反馈电流补偿电路(3)的信号输入端，所述负反馈电流补偿电路(3)的信号输出端接所述电流轮式电荷泵电路(2)的信号输入端；所述带电流补偿的偏置电路(1)为所述电流轮式电荷泵电路(2)提供具有补偿特性的偏置电流，所述电流轮式电荷泵电路(2)根据第一信号输入端UP、第二信号输入端第三信号输入端DN以及第四信号输入端的信号来控制充/放电操作，所述负反馈电流补偿电路(3)根据所述电流轮式电荷泵电路(2)的输出端VCTRL的电压Vctrl变化调节所述电流轮式电荷泵电路(2)中开关管的电流大小，使得充/放电电流跟随输出电压Vctrl变化，抑制电荷泵电路输出电压Vctrl的变化，减少电荷泵电路的充/放电电流的失配率。2.根据权利要求1所述的一种用于延迟锁相环的低失配率的电荷泵电路，其特征在于，所述带电流补偿的偏置电路(1)包括：电流源IS1、电流源IS2、PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5以及PMOS管M6，其中电流源IS1的一端分别与PMOS管M1的源极、PMOS管M6的源极以及外部电源VDD相连，电流源IS1的另一端分别与PMOS管M2的漏极、NMOS管M3的漏极、NMOS管M3的栅极以及NMOS管M16的栅极相连，PMOS管M1的栅极分别与PMOS管M1的漏极以及PMOS管M2的源极相连，PMOS管M2的栅极分别与NMOS管M4的栅极以及电荷泵电路的输出端VCTRL相连，PMOS管M6的栅极分别与PMOS管M6的漏极、PMOS管M7的栅极、NMOS管M4的漏极以及电流源IS2的一端相连，电流源IS2的另一端分别与NMOS管M5的源极、NMOS管M3的源极以及外部地线GND相连，NMOS管M4的源极分别与NMOS管M5的漏极以及NMOS管M5的栅极相连。3.根据权利要求2所述的一种用于延迟锁相环的低失配率的电荷泵电路，其特征在于，所述带电流补偿的偏置电路(1)中NMOS管M3的漏极电流I3为式中，μp为空穴迁移率，Cox为单位面积栅氧化层电容，(W/L)2为PMOS管M2的沟道宽长比，VA为节点A的电压，Vctrl为电荷泵电路输出端VCTRL的电压，VTHp为PMOS管的阈值电压，IS1为电流源IS1的电流值，I2为PMOS管M2的源极电流；PMOS管M6的源极电流I6为式中，μn为电子迁移率，(W/L)4为NMOS管M4的沟道宽长比，VB为节点B的电压，VTHn为NMOS管的阈值电压，IS2为电流源IS2的电流值，I4为NMOS管M4的漏极电流。4.根据权利要求1所述的一种用于延迟锁相环的低失配率的电荷泵电路，其特征在于，所述电流轮式电荷泵电路(2)包括：PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、PMOS管M18、放大器A1以及电容C1，其中PMOS管M7的源极分别与PMOS管M18的源极、PMOS管M18的漏极以及外部电源VDD相连，PMOS管M7的漏极分别与PMOS管M8的源极、PMOS管M10的源极、PMOS管M18的栅极以及NMOS管M21的漏极相连，PMOS管M8的栅极与第一信号输入端UP相连，PMOS管M8的漏极分别与PMOS管M9的源极、PMOS管M9的漏极、放大器A1的输出端、放大器A1的反向输入端、NMOS管M12的漏极、NMOS管M12的源极以及NMOS管M13的漏极相连，PMOS管M9的栅极与第二信号输入端相连，NMOS管M12的栅极与第三信号输入端DN相连，NMOS管M13的栅极与第四信号输入端...

【专利技术属性】
技术研发人员：周前能，彭志强，李红娟，关晶晶，王永泽，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：重庆,50