一种音频功率放大器制造技术

本发明专利技术提供一种音频功率放大器，该音频功率放大器包括：输入级电路、偏置电路、放大级电路、缓冲级电路以及输出级电路；其中，所述输出级电路设置为双NMOS管架构，由功率电源供电；所述缓冲级电路设置为PN架构。通过本发明专利技术提供的一种音频功率放大器，改变其组成电路的元器件结构以解决传统AB类音频功率放大器面积过大，制造成本过高的问题，在保持音质效果优质的同时也满足了现代社会人们对微小化、轻便化以及实惠化的需求。

An Audio Power Amplifier

The invention provides an audio power amplifier, which comprises an input stage circuit, a bias circuit, an amplifier stage circuit, a buffer stage circuit and an output stage circuit, wherein the output stage circuit is set up as a dual NMOS tube structure, powered by a power supply, and the buffer stage circuit is set as a PN structure. Through the audio power amplifier provided by the invention, the component structure of the circuit is changed to solve the problem of excessive area and high manufacturing cost of the traditional class AB audio power amplifier, and to meet the needs of people in modern society for miniaturization, portability and affordability while maintaining the high quality of sound quality.

【技术实现步骤摘要】
一种音频功率放大器
本专利技术涉及集成电路
，具体涉及一种音频功率放大器。
技术介绍
随着集成电路技术的发展，音频功率放大器在FM模式中越开越倾向于使用集成电路中的AB类音频功率放大器。AB类音频功率放大器有诸多的优点，除了设计结构简单外围元器件少其最主要的优点是抗干扰能力强，在使用过程中没有EMI干扰问题，音频经过放大后音质不会失真。也正因为AB类音频功率放大器有如此显著的优越性，其在市场上有着不可替代的作用。但是，随着科学技术的发展和进步，现有技术对芯片的成本、面积和功能要求越来越高，传统的AB类音频功率放大器也因此面临着面积过大可能会被淘汰的危险。
技术实现思路
有鉴于此，本专利技术实施例提供一种音频功率放大器，解决了传统AB类音频功率放大器面积过大，制造成本过高的问题。为实现上述目的，本专利技术实施例提供如下技术方案：一种音频功率放大器包括：输入级电路、偏置电路、放大级电路、缓冲级电路以及输出级电路；其中，输出级电路设置为双NMOS管架构，缓冲级电路设置为PN架构。基于上述本专利技术实施例提供的技术方案，本专利技术可以实现以下有益效果：因为在相同的通电电阻和电源电压条件下，PMOS管的面积比NMOS管的面积大，而在相同的输出功率条件下，PMOS管的面积约为NMOS管面积的两倍左右。本专利技术公开的音频功率放大器中，把传统音频功率放大器的PN管结构的输出级改为双N管结构的输出级。所以，改进后的音频功率放大器具有面积更小，使用成本更低的优点。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术一个实施例中音频功率放大器的电路结构示意图；图2为本专利技术另一个实施例中音频功率放大器的电路结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。本专利技术为一种音频功率放大器，该音频放大器具体为AB类音频功率放大器。该音频功率放大器通过对其构成的元器件的改进，改进后的音频功率放大器具有面积小，制造成本低的优点。下面针对改进后的音频功率放大器具有面积小，制造成本低的电路结构示意图来描述本专利技术的具体实现。针对全差分电路的音频功率放大器来说明本专利技术的具体实现：具体的，所述音频功率放大器包括:输入级电路、偏置电路、放大级电路、缓冲级电路、输出级电路以及共模反馈电路，其中，所述输入级电路用于将差分输入电压信号转化成电流信号；所述放大级电路用于对所述输入级电路输出的信号进行放大，输出给所述输出级电路；所述缓冲级电路用于对所述放大级电路输出的放大信号进行再次放大，输出给所述输出级电路；并且，所述缓冲级电路设置为PN架构；所述输出级电路用于输出差分放大信号，且设置为双NMOS管架构，以保证音频功率放大器的较小面积要求；所述偏置电路用于为所述放大级电路提供偏置；所述共模反馈电路用于检测所述输出级电路的输出端的共模电压。所述缓冲级电路包括构成密勒补偿结构的部件，以用来保证功率放大器的稳定性要求。需要说明的是，在下面个实施例的各晶体管中，其有箭头的一端为源极，没有箭头的一端为漏极，实施例中的第一端为漏极，第二端为源极。如图1所示，本实施例公开的音频功率放大器中，所述输入级电路包括：均设置为PMOS管的第一晶体管M1、第二晶体管M2、第三十四晶体管M34和第三十五晶体管M35；其中，第一晶体管M1的控制端与第一输入电源的负端Vin-相连，第二端与第三十五晶体管M35的第一端相连，第一端作为输入级电路的第一输出端，衬底与其第二端相连；第二晶体管M2的控制端与第一输入电源的正端Vin+相连，第二端与第三十五晶体管M35的第一端相连，第一端作为输入级电路的第二输出端，衬底与其第二端相连；第三十四晶体管M34的控制端与第五输入电源VE相连，第二端与调整电源VREG相连，第一端与第三十五晶体管M35的第二端相连，衬底接调整电源VREG；第三十五晶体管M35的控制端与第六输入电源VF相连，第一端与第一晶体管M1的第二端相连，衬底接调整电源VREG。在输入级电路中，第五输入电源VE为第三十四晶体管M34提供偏置电压，第六输入电源VF为第三十五晶体管M35提供偏置电压。第三十四晶体管M34和第三十五晶体管M35导通，为第一晶体管M1和第二晶体管M2提供电流偏置。所述偏置电路包括：第一偏置电路和第二偏置电路；其中，第一偏置电路包括设置为NMOS管的第三十晶体管M30至第三十三晶体管M33、设置为PMOS管第三十六晶体管M36至第三十九晶体管M39；第三十八晶体管M38的控制端作为偏置电路的第一输出端口；第二端与调整电源VREG相连，第一端与第三十六晶体管M36的第二端相连，衬底连接调整电源VREG；第三十九晶体管M39的控制端作为偏置电路的第二输出端口；第二端与调整电源VREG相连，第一端与第三十七晶体管M37的第二端相连，衬底悬空；第三十六晶体管M36的控制端与第六输入电源VF相连，第一端分别与所述第三十晶体管M30的第一端和所述第三十八晶体管M38的控制端相连，衬底连接调整电源VREG；第三十七晶体管M37的控制端与第六输入电源VF相连，第一端分别与所述第三十一晶体管M31的第一端和所述第三十九晶体管M39的控制端相连，衬底连接调整电源VREG；第三十晶体管M30的控制端连接第四输入电源VD，第二端连接第三十二晶体管M32的第一端，衬底接地GND；第三十一晶体管M31的控制端连接第四输入电源VD，第二端连接第三十三晶体管M33的第一端，衬底接地GND；第三十二晶体管M32的控制端连接共模反馈电路的负输出端；第二端接地GND，衬底接地GND；第三十三晶体管M33的控制端连接共模反馈电路的负输出端；第二端接地GND，衬底接地GND。所述第二偏置电路包括设置为PMOS管的第二十二晶体管M22和第二十三晶体管M23，以及设置为NMOS管的第二十四晶体管M24和第二十五晶体管M25；第二十二晶体管M22的控制端与其第一端相连，第二端与调整电源VREG相连，第一端与第二十三晶体管M23的第二端相连，衬底与调整电源VREG相连；第二十三晶体管M23的控制端与其第一端相连，第一端与第一电流源I1相连，第一电流源I1接地GND，衬底与其第二端相连；第二十三晶体管M23的第一端作为偏置电路的第三输出端口；第二十四晶体管M24的控制端与其第一端相连，第二端与第二十五晶体管M25第一端相连，第一端与第二电流源I2相连，第二电流源I2与调整电源VREG相连，衬底接地GND；第二十五晶体管M25的控制端与其第一端相连，第二端接地GND，衬本文档来自技高网...

【技术保护点】
1.一种音频功率放大器，其特征在于，包括：输入级电路、偏置电路、放大级电路、缓冲级电路以及输出级电路；其中，所述输出级电路设置为双NMOS管架构；所述缓冲级电路设置为PN架构。

【技术特征摘要】
1.一种音频功率放大器，其特征在于，包括：输入级电路、偏置电路、放大级电路、缓冲级电路以及输出级电路；其中，所述输出级电路设置为双NMOS管架构；所述缓冲级电路设置为PN架构。2.根据权利要求1所述的音频功率放大器，其特征在于，所述输出级电路由功率电源供电。3.根据权利要求1或2所述的音频功率放大器，其特征在于，所述输出级电路包括：均为NMOS管的第四十晶体管、第四十一晶体管、第四十二晶体管和第四十三晶体管；其中，所述第四十晶体管的控制端与所述缓冲级电路的第一输出端口相连，所述第四十晶体管的第一端连接功率电源，第二端与所述第四十二晶体管的第一端相连，衬底连接所述第二端；所述第四十一晶体管的控制端与所述缓冲级电路的第二输出端口相连，所述第四十一晶体管的第一端连接所述功率电源，第二端与所述第四十三晶体管的第一端相连，衬底连接所述第二端；所述第四十二晶体管的控制端与所述缓冲级电路的第三输出端口相连，所述第四十二晶体管的第二端接地，衬底连接所述第二端；所述第四十三晶体管的控制端与所述缓冲级电路的第四输出端口相连，所述四十三晶体管的第二端接地，衬底连接所述第二端；所述第四十晶体管和所述第四十二晶体管的公共端作为所述输出级电路的负输出端；所述第四十一晶体管和所述第四十三晶体管的公共端作为所述输出级电路的正输出端；所述输出级电路的负输出端和所述输出级电路的正输出端之间连接有电容支路和电阻支路；所述电容支路包括串联的第二电容和第四电容；所述电阻支路包括串联的第二电阻和第四电阻。4.根据权利要求1或2所述的音频功率放大器，其特征在于，所述输出级电路包括：均为NMOS管的第四十晶体管和第四十一晶体管；其中，所述第四十晶体管的控制端与所述缓冲级电路的第一输出端口相连，所述第四十晶体管的第一端连接功率电源，第二端连接所述第四十一晶体管的第一端，衬底连接所述第二端；所述第四十一晶体管的控制端与所述缓冲电路的第二输出端口相连，所述第四十一晶体管的第二端接地，衬底连接所述第二端；所述第四十晶体管和所述第四十一晶体管的公共端作为所述输出级电路的输出端。5.根据权利要求1所述的音频功率放大器，其特征在于，所述缓冲级电路包括：设置为PMOS管的第二十六晶体管和第二十七晶体管；以及设置为NMOS管的第二十八晶体管和第二十九晶体管；其中：所述第二十六晶体管的控制端与所述放大级电路的第一输出端口相连，所述第二十六晶体管的第二端与调整电源相连，第一端与所述第二十八晶体管的第一端相连，衬底与所述调整电源相连；所述第二十七晶体管的控制端与所述放大级电路的第二输出端口相连，所述第二十七晶体管的第二端与所述调整电源相连，第一端与所述第二十九晶体管的第一端相连，衬底与所述调整电源相连；所述第二十七晶体管的控制端和所述输出级电路的正输出端之间连接有第一阻容支路，所述第一阻容支路包括串联的第一电阻和第一电容；所述第二十八晶体管的控制端与所述放大级电路的第三输出端口相连，所述第二十八晶体管的第二端接地，衬底接地；所述第二十九晶体管的控制端与所述放大级电路的第四输出端口相连，所述第二十九晶体管的第二端接地，衬底接地；所述第二十九晶体管的控制端和所述输出级电路的正输出端之间连接有第三阻容支路，所述第三阻容支路包括串联的第三电阻和第三电容；所述第二十六晶体管和所述第二十八晶体管的公共端作为所述缓冲级电路的第一输出端口；所述第二十七晶体管和所述第二十九晶体管的公共端作为所述缓冲级电路的第二输出端口；所述第二十八晶体管的控制端作为所述缓冲级电路的第三输出端口；所述第二十九晶体管的控制端作为所述缓冲级电路的第四输出端口。6.根据权利要求1所述的音频功率放大器，其特征在于，所述缓冲级电路包括：设置为PMOS管的第二十六晶体管以及设置为NMOS管的第二十八晶体管；其中：所述第二十六晶体管的控制端与所述放大级电路的第一输出端口相连，所述第二十六晶体管的第二端与调整电源相连，第一端与所述第二十八晶体管的第一端相连，衬底接所述调整电源；所述第二十六晶体管的控制端与所述输出级电路的正输出端之间连接有第一阻容支路，所述第一阻容支路包括串联的第一电阻和第一电容；所述第二十八晶体管的控制端与所述放大级电路的第二输出端口相连，所述第二十八晶体管的第二端接地，衬底接地；所述第二十八晶体管的控制端和所述输出级电路的正输出端之间连接有第三阻容支路，所述第三阻容支路包括串联的第三电阻和第三电容。7.根据权利要求1所述的音频功率放大器，其特征在于，还包括：共模反馈电路；其中：所述共模反馈电路包括运算放大器，所述运算放大器的正输入端用于设置共模电平，负输入端分别用于采样输出级电路的正输出端的电压和输出级电路的负输出端的电压信号。8.根据权利要求1所述的音频功率放大器，其特征在于，所述放大级电路，包括：设置为PMOS管的第三晶体管、第四晶体管、第十六晶体管、第十七晶体管、第十八晶体管和第十九晶体管；以及设置为NMOS管的第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；其中：所述第十六晶体管的控制端与所述偏置电路的第一输出端口相连，所述第十六晶体管的第二端与调整电源相连，第一端与所述第十八晶体管的第二端相连，衬底接所述调整电源；所述第十七晶体管的控制端与所述偏置电路的第二输出端口相连，所述第十七晶体管的第二端与所述调整电源相连，第一端与所述第十九晶体管的第二端相连，衬底接所述调整电源；所述第十八晶体管的控制端与第三输入电源相连，所述第十八晶体管的第一端与所述第三晶体管的第二端相连，衬底接所述调整电源；所述第十八晶体管的第一端作为所述放大级电路的第二输出端口；所述第十九晶体管的控制端与所述第三输入电源相连，所述第十九晶体管的第一端与所述第四晶体管的第二端相连，衬底接所述调整电源；所述第十九晶体管的第一端作为所述放大级电路的第一输出端口；所述放大级电路的第一输出端口和所述输出级电路的负输出端之间连接有第五容阻支路，所述第五容阻支路包括串联的第五电阻和第五电容；所述第三晶体管的控制端与所述偏置电路的第三输出端口相连，所述第三晶体管的第一端与所述第十一晶体管的第一端相连，衬底连接所述第二端；所述第四晶体管的控制端与所述偏置电路的第三输出端口相连，所述第四晶体管的第一端与所述第十二晶体管的第一端相连，衬底连接所述第二端；所述第九晶体管的控制端与第二电流源相连，所述第二电流源与所述调整电源相连，所述第九晶体管的第一端与所述第十八晶体管的第一端相连，第二端与所述第十一晶体管的第一端相连，衬底接地；所述第九晶体管的第二端作为所述放大级电路的第四输出端口；所述第十晶体管的控制端与第二电流源相连，所述第二电流源与所述调整电源相连，所述第十晶体管的第一端与所述第十九晶体管的第一端相连，第二端与所述第十二晶体管的第一端相连，衬底接地；所述第十晶体管的第二端作为所述放大级电路的第三输出端口；所述放大级电路的第三输出端口和所述输出级电路的负输出端之间连接有...

【专利技术属性】
技术研发人员：薛蓉，张海军，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31