The invention provides a manufacturing method of vertical silicon nanowire transistors. By improving the manufacturing technology of the original vertical silicon nanowire transistors, the barrier effect of the enclosure of the vertical silicon nanowire transistors during ion implantation of source and drain is avoided. This barrier effect will cause the asymmetry of device performance due to the uneven doping of source and drain. Circuit design and device reliability are confronted with problems. The invention adopts a new process step to solve the problem of asymmetry of device structure and characteristics caused by ion implantation at the source end of the vertical silicon nanowire transistor fence, so that the structure and performance of the vertical silicon nanowire transistor can be symmetrical and independent of the choice of source and drain, thus greatly benefiting the circuit design.
【技术实现步骤摘要】
一种垂直硅纳米线晶体管的制造工艺方法
本专利技术涉及半导体集成电路制造领域,且特别涉及一种垂直硅纳米线晶体管的制造工艺方法。
技术介绍
为了提高集成电路的集成度以及芯片的性能,随着集成电路MOS器件工艺的发展,器件关键尺寸越来越小。对于传统的单栅平面工艺,器件的栅长不能无限制的缩小,随着器件尺寸缩小出现一系列的二级效应统称短沟道效应。在长沟道器件情况下传统的电学特性在短沟道情况下往往变得很差。为了克服短沟道效应对小尺寸MOS器件性能及可靠性的影响,一些新型的器件结构出现了,比如硅纳米线晶体管,其栅极包围导电沟道的面积远大于传统平面工艺MOSFET,即使在短沟道情况下栅极也能极好的控制沟道导电,抑制短沟道效应,减小器件静态功耗,得到很好的亚阈值摆幅特性以及很高的载流子迁移率。硅纳米线晶体管是一种新型器件结构,它是集成电路发展路线图22纳米技术节点下最有希望的竞争者之一。目前国内外初步报道的硅纳米线结构晶体管拥有优异的亚阈值特性、载流子迁移率以及关态特性,能够很好的抑制短沟道效应。较之传统的体硅平面器件,一维准弹道输运的纳米线MOSFET表现出很强的缩小尺寸优势,如果其现有的一些制造技术中的问题得到逐步解决,纳米线晶体管对实现半导体路线图的既定目标将表现出极大的潜力。硅纳米线的制备技术按其导电沟道平行或垂直于衬底分为平面和垂直两种。垂直型的一个主要的优势在于其沟道长度不是靠光刻来定义,而是使用像外延生长技术或者层沉积技术(layerdeposition)这样的能够在纳米级尺度很好的控制膜厚的技术来定义,而使用光刻来定义沟道长度(栅的长度)的水平式硅纳米线晶体管 ...
【技术保护点】
1.一种垂直硅纳米线晶体管的制造工艺方法,其特征在于,包括下列步骤:a.通过在硅衬底上进行N型杂质离子注入形成N型重掺杂区域,退火后使用硅气相外延一层单晶硅层;b.对外延的单晶硅层及N型重掺杂区域进行反应离子刻蚀,形成垂直硅纳米线的沟道部分和源端;c.在垂直硅纳米线的硅柱部分热氧化形成一层SiO2薄膜作为栅氧化层,然后化学气相淀积第一介质层,并用反应离子刻蚀回刻得到需要的第一介质层厚度,化学气相淀积多晶硅栅极;d.反应离子刻蚀刻蚀多晶硅露出硅纳米线顶端,得到需要的多晶硅栅厚度,然后进行N型杂质的离子注入形成漏端;e.漏端形成后化学气相淀积第二介质层并用反应离子刻蚀回刻得到需要的第二介质层厚度,高温退火后在顶端化学气相淀积多晶硅层用反应离子刻蚀回刻得到所需厚度;f.然后对顶端多晶硅进行N型杂质的离子注入使N型重掺杂区域与纳米线漏端连成一片形成新的漏端;g.最后是快速热退火和标准金属化工艺。
【技术特征摘要】
1.一种垂直硅纳米线晶体管的制造工艺方法,其特征在于,包括下列步骤:a.通过在硅衬底上进行N型杂质离子注入形成N型重掺杂区域,退火后使用硅气相外延一层单晶硅层;b.对外延的单晶硅层及N型重掺杂区域进行反应离子刻蚀,形成垂直硅纳米线的沟道部分和源端;c.在垂直硅纳米线的硅柱部分热氧化形成一层SiO2薄膜作为栅氧化层,然后化学气相淀积第一介质层,并用反应离子刻蚀回刻得到需要的第一介质层厚度,化学气相淀积多晶硅栅极;d.反应离子刻蚀刻蚀多晶硅露出硅纳米线顶端,得到需要的多晶硅栅厚度,然后进行N型杂质的离子注入形成漏端;e.漏端形成后化学气相淀积第二介质层并用反应离子刻蚀回刻得到需要的第二介质层厚度,高温退火后在顶端化学气相淀积多晶硅层用反应离子刻蚀回刻得到所需厚度;f.然后对顶端多晶硅进行N型杂质的离子注入使N型重掺杂区域与纳米线漏端连成一片形成新的漏端;g.最后是快速热退火和标准金属化工艺。2.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法,其特征在于,所述步骤a中硅气相外延的单晶硅层的厚度为40nm-60nm。3.根据权利要求2所述的垂直硅纳米线晶体管的制造工艺方法,其特征在于,所述步骤a中硅气相外延的...
【专利技术属性】
技术研发人员:顾经纶,
申请(专利权)人:上海华力微电子有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。