通用型滤波器制造技术

本实用新型专利技术公开了一种通用型滤波器，包括：数据延迟寄存单元，其包括：两个输入端；四个输出端；时分复用逻辑运算累积单元，其包括：五个数据输入端、五个滤波参数输入端；时分复用逻辑运算累积单元用于在时钟信号的预定节拍的后四个节拍输出的第二差值，第二差值通过第一、第二及第三乘积的和值减去第四及第五乘积得到，其中，第一乘积为数字输入信号与第一滤波参数的乘积；第二/三乘积为第一/二延迟数字输入信号与第二/三滤波参数的乘积；第四/五乘积为第一/二延迟数字输出信号与第四/五滤波参数的乘积；饱和运算单元，用于根据第二差值得到数字输出信号。实施本实用新型专利技术能实现有效节约芯片资源，有效处理数据输入信号。

【技术实现步骤摘要】
通用型滤波器
本技术涉及滤波器
，特别涉及一种通用型滤波器。
技术介绍
滤波器作为一个基本模块，广泛用于放大器、模数转换器、数模转换器、射频、传感器等芯片中。通用型滤波器的设计，可以根据配置灵活地得到高通、低通、带通、带陷滤波器，滤波器的设计能够有效地处理数字信号的滤波，得到了广泛应用。通用滤波器的传输函数可以表示为：通过配置b0、b1、b2、a1、a2可以对输入的频率随着时间增加或减小的信号实现不同的滤波器效果。图1所示为现有技术中的设计，可见需要至少5个乘法器、两个累加器、一个带符号饱和运算单元以及延迟寄存器单元。资源占用相当大，难以符合对于音频设计领域中的芯片小型化和高效要求。
技术实现思路
有鉴于此，本技术旨在提供一种通用型滤波器，以实现有效节约芯片资源，有效处理数据输入信号。具体而言，本技术提供一种通用型滤波器，包括：数据延迟寄存单元，数据延迟寄存单元包括：时钟信号输入端，用于接收时钟信号；第一时钟信号计数结果输入端，用于接收对所述时钟信号的计数结果；第一输入端用于接收数字输入信号；第二输入端用于接收数字输出信号；第一输出端用于输出所述数字输入信号在延迟所述时钟信号的一拍后的第一延迟数字输入信号；第二输出端用于输出所述数字输入信号在延迟所述时钟信号的两拍后的第二延迟数字输入信号；第三输出端用于输出所述数字输出信号在延迟所述时钟信号的一拍后的第一延迟数字输出信号；第四输出端用于输出所述数字输入信号在延迟所述时钟信号的两拍后的第二延迟数字输出信号；时分复用逻辑运算累积单元，时分复用逻辑运算累积单元包括：第一数据输入端，用于接收所述数字输入信号；第二数据输入端，用于接收所述第一延迟数字输入信号；第三数据输入端，用于接收所述第二延迟数字输入信号；第四数据输入端，用于接收所述第一延迟数字输出信号；第五数据输入端，用于接收所述第二延迟数字输出信号；第二时钟信号计数结果输入端，用于接收对所述时钟信号的计数结果；第一滤波参数输入端、第二滤波参数输入端、第三滤波参数输入端、第四滤波参数输入端、第五滤波参数据输入端、以及逻辑运算累积信号输出端；所述时分复用逻辑运算累积单元用于在所述时钟信号的预定节拍得到所述数字输入信号与第一滤波参数的第一乘积；在所述时钟信号的预定节拍的后一个节拍得到所述第一延迟数字输入信号与第二滤波参数的第二乘积，进而得到所述第一乘积与所述第二乘积相加的第一和值；在所述时钟信号的预定节拍的后两个节拍得到所述第二延迟数字输入信号与第三滤波参数的第三乘积，进而得到所述第一和值与所述第三乘积相加的第二和值；在所述时钟信号的预定节拍的后三个节拍得到所述第一延迟数字输出信号与第四滤波参数的第四乘积，进而得到所述第一和值与所述第四乘积相减的第一差值；在所述时钟信号的预定节拍的后四个节拍得到所述第二延迟数字输出信号与第五滤波参数的第五乘积，进而得到所述第一差值与所述第四乘积相减的第二差值，并通过所述逻辑运算累积信号输出端输出第二差值；饱和运算单元，用于对所述第二差值进行饱和运算，得到并输出所述数字输出信号。进一步地，所述通用型滤波器还包括旁路选择单元，旁路选择单元包括：第一旁路信号输入端，用于接收所述数字输入信号；第二旁路信号输入端，用于接收所述数字输出信号或第一延迟数字输出信号；旁路使能信号输入端，用于接收旁路使能信号；滤波信号输出端，用于根据所述旁路使能信号，选择输出所述第一旁路信号输入端的输入信号或者选择输出所述第二旁路信号输入端的输入信号。进一步地，所述数据延迟寄存单元包括：串联的第一数据延迟寄存器及第二数据延迟寄存器，所述第一数据延迟寄存器的输入端作为所述第一输入端；所述第二数据延迟寄存器的输入端作为所述第一输出端；所述第二数据延迟寄存器的输出端作为所述第二输出端；串联的第三数据延迟寄存器及第四数据延迟寄存器，所述第三数据延迟寄存器的输出端作为所述第三输出端；所述第四数据延迟寄存器的输出端作为所述第四输出端。进一步地，所述时分复用逻辑运算累积单元包括：乘法器，乘法器包括所述第一数据输入端、第二数据输入端、第三数据输入端、第四数据输入端、第五数据输入端、第一滤波参数输入端、第二滤波参数输入端、第三滤波参数输入端、第四滤波参数输入端、第五滤波参数据输入端、以及乘法运算信号输出端；所述乘法器用于在所述时钟信号的预定节拍得到所述数字输入信号与第一滤波参数的第一乘积，并通过所述乘法运算信号输出端输出所述第一乘积；在所述时钟信号的预定节拍的后一个节拍得到所述第一延迟数字输入信号与第二滤波参数的第二乘积，并通过所述乘法运算信号输出端输出所述第二乘积；在所述时钟信号的预定节拍的后两个节拍得到所述第二延迟数字输入信号与第三滤波参数的第三乘积，并通过所述乘法运算信号输出端输出所述第三乘积；在所述时钟信号的预定节拍的后三个节拍得到所述第一延迟数字输出信号与第四滤波参数的第四乘积，并通过所述乘法运算信号输出端输出所述第四乘积；在所述时钟信号的预定节拍的后四个节拍得到所述第二延迟数字输出信号与第五滤波参数的第五乘积，并通过所述乘法运算信号输出端输出所述第四乘积；加/减法累积器，加/减法累积器包括：第一累积信号输入端，用于连接所述乘法运算信号输出端；第二累积信号输入端，用于连接第五数据延迟寄存器的输出端；以及累积信号输出端；所述加/减法累积器，用于在所述时钟信号的预定节拍通过所述累积信号输出端输出所述第一乘积；在所述时钟信号的预定节拍的后一个节拍通过所述累积信号输出端输出所述第一和值；在所述时钟信号的预定节拍的后两个节拍通过所述累积信号输出端输出所述第二和值；在所述时钟信号的预定节拍的后三个节拍通过所述累积信号输出端输出所述第一差值；在所述时钟信号的预定节拍的后四个节拍通过所述累积信号输出端输出所述第二差值；所述第五数据延迟寄存器的输入端连接所述累积信号输出端，所述第五数据延迟寄存器的输出端作为所述逻辑运算累积信号输出端。进一步地，通用型滤波器还包括：第六数据延迟寄存器，所述第六数据延迟寄存器串联在所述第一数据延迟寄存器及第二数据延迟寄存器之间。进一步地，所述数据延迟寄存单元还包括复位信号输入端。进一步地，所述时钟信号为384KHz的时钟信号。进一步地，所述数字输入信号为48KHz的数字输入信号。进一步地，所述数字输入信号为16bit量化的48KHz的数字输入信号。进一步地，所述通用型滤波器还包括计数器，所述计数器为3bit的384KHz时钟域的计数器，所述计数器的输出连接所述第一时钟信号计数结果输入端及第二时钟信号计数结果输入端。本技术的通用型滤波器，通过设置数据延迟寄存单元，其包括：两个输入端；四个输出端；时分复用逻辑运算累积单元，包括：五个数据输入端、五个滤波参数输入端；时分复用逻辑运算累积单元用于在时钟信号的预定节拍的后四个节拍输出的第二差值，第二差值通过第一、第二及第三乘积的和值减去第四及第五乘积得到，其中，第一乘积为数字输入信号与第一滤波参数的乘积；第二乘积为第一延迟数字输入信号与第二滤波参数的乘积；第三乘积为第二延迟数字输入信号与第三滤波参数的乘积；第四乘积为第一延迟数字输出信号与第四滤波参数的乘积；第五乘积为第二延迟数字输出信号与第五滤波参数的乘积；饱和运算单元，用于根据第本文档来自技高网...

【技术保护点】
1.一种通用型滤波器，其特征在于，包括：数据延迟寄存单元，所述数据延迟寄存单元包括：时钟信号输入端，用于接收时钟信号；第一时钟信号计数结果输入端，用于接收对所述时钟信号的计数结果；第一输入端用于接收数字输入信号；第二输入端用于接收数字输出信号；第一输出端用于输出所述数字输入信号在延迟所述时钟信号的一拍后的第一延迟数字输入信号；第二输出端用于输出所述数字输入信号在延迟所述时钟信号的两拍后的第二延迟数字输入信号；第三输出端用于输出所述数字输出信号在延迟所述时钟信号的一拍后的第一延迟数字输出信号；第四输出端用于输出所述数字输入信号在延迟所述时钟信号的两拍后的第二延迟数字输出信号；时分复用逻辑运算累积单元，所述时分复用逻辑运算累积单元包括：第一数据输入端，用于接收所述数字输入信号；第二数据输入端，用于接收所述第一延迟数字输入信号；第三数据输入端，用于接收所述第二延迟数字输入信号；第四数据输入端，用于接收所述第一延迟数字输出信号；第五数据输入端，用于接收所述第二延迟数字输出信号；第二时钟信号计数结果输入端，用于接收对所述时钟信号的计数结果；第一滤波参数输入端、第二滤波参数输入端、第三滤波参数输入端、第四滤波参数输入端、第五滤波参数据输入端、以及逻辑运算累积信号输出端；所述时分复用逻辑运算累积单元用于在所述时钟信号的预定节拍得到所述数字输入信号与第一滤波参数的第一乘积；在所述时钟信号的预定节拍的后一个节拍得到所述第一延迟数字输入信号与第二滤波参数的第二乘积，进而得到所述第一乘积与所述第二乘积相加的第一和值；在所述时钟信号的预定节拍的后两个节拍得到所述第二延迟数字输入信号与第三滤波参数的第三乘积，进而得到所述第一和值与所述第三乘积相加的第二和值；在所述时钟信号的预定节拍的后三个节拍得到所述第一延迟数字输出信号与第四滤波参数的第四乘积，进而得到所述第一和值与所述第四乘积相减的第一差值；在所述时钟信号的预定节拍的后四个节拍得到所述第二延迟数字输出信号与第五滤波参数的第五乘积，进而得到所述第一差值与所述第四乘积相减的第二差值，并通过所述逻辑运算累积信号输出端输出第二差值；饱和运算单元，用于对所述第二差值进行饱和运算，得到并输出所述数字输出信号。...

【技术特征摘要】
1.一种通用型滤波器，其特征在于，包括：数据延迟寄存单元，所述数据延迟寄存单元包括：时钟信号输入端，用于接收时钟信号；第一时钟信号计数结果输入端，用于接收对所述时钟信号的计数结果；第一输入端用于接收数字输入信号；第二输入端用于接收数字输出信号；第一输出端用于输出所述数字输入信号在延迟所述时钟信号的一拍后的第一延迟数字输入信号；第二输出端用于输出所述数字输入信号在延迟所述时钟信号的两拍后的第二延迟数字输入信号；第三输出端用于输出所述数字输出信号在延迟所述时钟信号的一拍后的第一延迟数字输出信号；第四输出端用于输出所述数字输入信号在延迟所述时钟信号的两拍后的第二延迟数字输出信号；时分复用逻辑运算累积单元，所述时分复用逻辑运算累积单元包括：第一数据输入端，用于接收所述数字输入信号；第二数据输入端，用于接收所述第一延迟数字输入信号；第三数据输入端，用于接收所述第二延迟数字输入信号；第四数据输入端，用于接收所述第一延迟数字输出信号；第五数据输入端，用于接收所述第二延迟数字输出信号；第二时钟信号计数结果输入端，用于接收对所述时钟信号的计数结果；第一滤波参数输入端、第二滤波参数输入端、第三滤波参数输入端、第四滤波参数输入端、第五滤波参数据输入端、以及逻辑运算累积信号输出端；所述时分复用逻辑运算累积单元用于在所述时钟信号的预定节拍得到所述数字输入信号与第一滤波参数的第一乘积；在所述时钟信号的预定节拍的后一个节拍得到所述第一延迟数字输入信号与第二滤波参数的第二乘积，进而得到所述第一乘积与所述第二乘积相加的第一和值；在所述时钟信号的预定节拍的后两个节拍得到所述第二延迟数字输入信号与第三滤波参数的第三乘积，进而得到所述第一和值与所述第三乘积相加的第二和值；在所述时钟信号的预定节拍的后三个节拍得到所述第一延迟数字输出信号与第四滤波参数的第四乘积，进而得到所述第一和值与所述第四乘积相减的第一差值；在所述时钟信号的预定节拍的后四个节拍得到所述第二延迟数字输出信号与第五滤波参数的第五乘积，进而得到所述第一差值与所述第四乘积相减的第二差值，并通过所述逻辑运算累积信号输出端输出第二差值；饱和运算单元，用于对所述第二差值进行饱和运算，得到并输出所述数字输出信号。2.如权利要求1所述的通用型滤波器，其特征在于，所述通用型滤波器还包括旁路选择单元；所述旁路选择单元包括：第一旁路信号输入端，用于接收所述数字输入信号；第二旁路信号输入端，用于接收所述数字输出信号或第一延迟数字输出信号；旁路使能信号输入端，用于接收旁路使能信号；滤波信号输出端，用于根据所述旁路使能信号，选择输出所述第一旁路信号输入端的输入信号或者选择输出所述第二旁路信号输入端的输入信号。3.如权利要求1或2所述的通用型滤波器，其特征在于，所述数据延迟寄存单元包括：串联的第一数据延迟寄存器及第二数据延迟寄存器，所述第一数据延迟寄存器的输入端作为所述第一输入端；所述第二数据延迟寄存器的输入端作为所述第一输出端；所述第二数据延迟寄存器的输出端作为所述第二输出端；串联的第三数据...

【专利技术属性】
技术研发人员：蒋松鹰，姚炜，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：新型
国别省市：上海,31