获取存储模块内部延时阶梯时间的方法及系统技术方案

本发明专利技术公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。获取存储模块内部延时阶梯时间的方法为在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。本发明专利技术通过调整控制单元的通信接口的采样时钟的相位，以及对通信接口进行延时处理，获取在不同采样时钟相位下对应的通信接口的两个边界，再根据不同采样时钟相位下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。

【技术实现步骤摘要】
获取存储模块内部延时阶梯时间的方法及系统
本专利技术涉及通信
，尤其涉及一种获取存储模块内部延时阶梯时间的方法及系统。
技术介绍
在SDIO(SecureDigitalInputandOutputCard，安全数字输入输出卡)接口使用中，随着频率的增加，SDIO稳定性的问题也慢慢暴露出来。在实际应用时，如：SDIO单元向SOC芯片读信号时，虽然依据SOC芯片(System-on-a-Chip)的规格可获取其内部延时的单位阶梯的时长，但并不一定是准确的，如果单位阶梯的时长有误，会在寄存器设置时产生误导，进而影响系统在读信号过程中的稳定性。然而目前无法对SOC芯片内部的寄存器的单位阶梯进行测量。
技术实现思路
针对目前无法对SOC芯片内部的寄存器的单位阶梯进行测量的问题，现提供一种旨在实现可获取存储模块内部延时阶梯时间的方法及系统。本专利技术提供了一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；所述方法包括下述步骤：S1.在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。优选的，所述步骤S1在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界，包括：S11.在所述采样时钟为默认相位时，对所述通信接口进行延时处理；S12.判断所述通信接口的通信状态是否正常，若是，执行步骤S15；若否，累计所述通信接口通信异常的次数，执行步骤S13；S13.获取所述通信接口延时阶梯个数，执行步骤S14；S14.判断所述通信接口的通信异常的次数是否小于或等于1，若是执行步骤S15，若否执行步骤S2；S15.调节所述采样时钟的相位，对所述通信接口进行延时处理，执行步骤S12。优选的，在所述步骤S15中调节所述采样时钟的相位，对所述通信接口进行延时处理，包括：对所述采样时钟的当前相位进行90度的相移调整，对所述通信接口进行延时处理。优选的，在所述S2中根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间，包括：根据所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，以及获取所述两个边界时对应的所述采样时钟的两个相位差计算一个所述延时阶梯的延时时间。本专利技术还提供了一种获取存储模块内部单位延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；包括：处理单元，用于在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；计算单元，用于根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。优选的，所述处理单元包括：延迟模块，用于在所述采样时钟为默认相位时，对所述通信接口进行延时处理；第一判断模块，用于判断所述通信接口的通信状态是否正常；累计模块，用于累计所述通信接口通信异常的次数；获取模块，用于当所述通信接口的通信状态异常时，获取所述通信接口延时阶梯个数；第二判断单元，用于判断所述通信接口的通信异常的次数是否小于等于1；调节模块，当所述通信接口的通信状态正常，或所述通信接口的通信异常的次数是小于或等于1时，所述调节单元用于调节所述采样时钟的相位，对所述通信接口进行延时处理。优选的，所述调节模块用于对所述采样时钟的当前相位进行90度的相移调整，对所述通信接口进行延时处理。优选的，所述计算单元用于根据所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，以及获取所述两个边界时对应的所述采样时钟的两个相位差计算一个所述延时阶梯的延时时间。上述技术方案的有益效果：本技术方案中，通过调整控制单元的通信接口的采样时钟的相位，以及对通信接口进行延时处理，获取在不同采样时钟相位下对应的通信接口的两个边界，再根据不同采样时钟相位下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。附图说明图1为本专利技术所述的获取存储模块内部延时阶梯时间的方法的一种实施例的流程图；图2为本专利技术所述的获取存储模块内部延时阶梯时间的方法的另一种实施例的流程图；图3为本专利技术的采样时钟在不同相位时数据接口的通信状态示意图；图4为本专利技术所述的获取存储模块内部单位延时阶梯时间的系统的一种实施例的模块图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。如图1所示，本专利技术提供了一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；所述方法包括下述步骤：S1.在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。本方法可应用于存储单元向控制单元读操作的过程中。如图2所示，在优选的实施例中，所述步骤S1在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界，包括：S11.在所述采样时钟为默认相位时，对所述通信接口进行延时处理；S12.判断所述通信接口的通信状态是否正常，若是，执行步骤S15；若否，累计所述通信接口通信异常的次数，执行步骤S13；其中，通信状态异常表示所述通信接口不能正常通信。S13.获取所述通信接口延时阶梯个数，执行步骤S14；S14.判断所述通信接口的通信异常的次数是否小于或等于1，若是执行步骤S15，若否执行步骤S2；S15.调节所述采样时钟的相位，对所述通信接口进行延时处理，执行步骤S12。进一步地，在所述步骤S15中调节所述采样时钟的相位，对所述通信接口进行延时处理，包括：对所述采样时钟的当前相位进行90度的相移调整，对所述通信接口进行延时处理。需要说明的是，通信接口包括数据接口和控制接口，在进行接口边界定位时，需逐个对每个接口的边界时刻进行计算。SOC芯片读信号的寄存器有63个delay(延时)设置，每个step(延时阶梯)为50皮秒(ps)，最大为3.150ns，但一个200Mhz的时钟周期为5ns，仅此delay设置是无法找到读信号窗口边界的。在本实施例中根据SDIO读信号的采样时钟有4个相位，每个周期为5ns，每个相位为1.25ns，配合SOC芯片寄存器最大的延时时间3.125ns，可找到读信号的窗口边界。S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。在本实施例中，通过调整控制单元的通信接口的采样时钟的相位，以本文档来自技高网...

【技术保护点】
1.一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；其特征在于，所述方法包括下述步骤：S1.在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。

【技术特征摘要】
1.一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；其特征在于，所述方法包括下述步骤：S1.在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。2.根据权利要求1所述的获取存储模块内部延时阶梯时间的方法，其特征在于，所述步骤S1在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界，包括：S11.在所述采样时钟为默认相位时，对所述通信接口进行延时处理；S12.判断所述通信接口的通信状态是否正常，若是，执行步骤S15；若否，累计所述通信接口通信异常的次数，执行步骤S13；S13.获取所述通信接口延时阶梯个数，执行步骤S14；S14.判断所述通信接口的通信异常的次数是否小于或等于1，若是执行步骤S15，若否执行步骤S2；S15.调节所述采样时钟的相位，对所述通信接口进行延时处理，执行步骤S12。3.根据权利要求2所述的获取存储模块内部延时阶梯时间的方法，其特征在于，在所述步骤S15中调节所述采样时钟的相位，对所述通信接口进行延时处理，包括：对所述采样时钟的当前相位进行90度的相移调整，对所述通信接口进行延时处理。4.根据权利要求1所述的获取存储模块内部延时阶梯时间的方法，其特征在于，在所述S2中根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间，包括：根据所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，以及...

【专利技术属性】
技术研发人员：冯杰，张坤，
申请(专利权)人：晶晨半导体上海股份有限公司，
类型：发明
国别省市：上海,31