一种分频电路、分频装置及电子设备制造方法及图纸

本发明专利技术公开了一种分频电路、分配装置及电子设备，包括：N位二进制计数器、反相加法电路、电压比较器、可调电位器和D触发器；N位二进制计数器从其输出端最低位开始的M位输出端按照权位由低到高的顺序依次与反相加法电路的M位输入端相连，反相加法电路的输出端与电压比较器的反相输入端相连，电压比较器的同相输入端与电位器的滑动端相连，电压比较器的输出端与D触发器的数据输入端相连，D触发器的输出端与N位二进制计数器的复位端相连，可调电位器的第一接线端接地，第二接线端连接标准电源。采用本发明专利技术的分频电路、分配装置及电子设备可实现连续调节分频频率，其分配调节速度快，便于使用。

【技术实现步骤摘要】
一种分频电路、分频装置及电子设备
本专利技术涉及数字电子
，尤其涉及一种分频电路、分频装置及电子设备。
技术介绍
时钟信号作为时序电路的同步信号，在时序电路中起着至关重要的作用，因此，分频电路被广泛应用于数字电子及测控技术中。由于时序电路中各个模块需输入不同频率的时钟信号，故需要采用分频电路对输入时钟信号进行分频，以满足时序电路中各个模块的需求。目前，分频电路主要是利用单片机给计数器预置一个数字，使计数器对输入时钟信号进行加计数溢出或进行减计数借位，单片机再根据计数器的溢出或借位输出时钟信号，实现分频。当需要调节该分频电路的分频频率时，就需要向单片机重新预置数字，因此现有的分频电路因无法连续调节分频频率而导致其存在分频调节速度慢的问题，不便于使用。
技术实现思路
针对上述问题，本专利技术的一种分频电路、分频装置及电子设备，可实现连续调节分频频率，其分配调节速度快，便于使用。为解决上述技术问题，本专利技术的一种分频电路，包括：N位二进制计数器、反相加法电路、电压比较器、可调电位器和D触发器；其中，所述N位二进制计数器和所述D触发器采用不同触发条件进行触发；所述N位二进制计数器从其输出端最低位开始的M位输出端按照权位由低到高的顺序依次与所述反相加法电路的M位输入端相连；其中，N和M均为整数，且1≤M≤N；所述反相加法电路的输出端与所述电压比较器的反相输入端相连，所述电压比较器的同相输入端与所述可调电位器的滑动端相连，所述电压比较器的输出端与所述D触发器的数据输入端相连，所述D触发器的输出端与所述N位二进制计数器的复位端相连，所述可调电位器的第一接线端接地，第二接线端接标准电压；当所述N位二进制计数器进行计数时，所述反相加法电路按照所述计数向所述电压比较器的反相输入端输入电压值递减的第一电压信号，所述可调电位器向所述电压比较器的同相输入端输入比较电压信号，所述电压比较器在所述第一电压信号小于所述比较电压信号时向所述D触发器输出高电平，使得所述D触发器发生翻转，所述D触发器的输出端输出一个脉冲以实现分频；其中，所述D触发器的输出端作为所述分频电路的输出端。与现有技术相比，本专利技术的分频电路一方面通过N位二进制计数器对输入时钟信号进行计数，使反相加法电路输出的第一电压信号按计数从0开始成正比地逐渐递减，即第一电压信号是负向的等距阶梯波电压信号；另一方面，该分频电路通过调节可调电位器的大小来调节比较电压信号的大小，进而利用比较电压信号来调节分频的分频系数；最终通过电压比较器将第一电压信号和比较电压信号进行比较来控制D触发器实现对输入时钟信号的分频。由于该分频电路是利用可调电位器对比较电压信号进行连续调节，从而可实现分频频率的连续调节的，可避免采用单片机预置数字方式调节分频系数带来的调节速度慢的问题，能有效提高分频系数的调节速度；并且，由于该分频电路是闭环系统因此调节比较电压信号可自动跟踪输出分频后的输入时钟信号，便于使用。作为上述方案的改进，所述N位二进制计数器具有N个输出端；2≤N≤10。作为上述方案的改进，所述反相加法电路包括：M个输入电阻、运算放大器和1个反馈电阻；M为整数，且1≤M≤N；其中，所述N位二进制计数器的N个输出端中的第i输出端通过M个输入电阻中的第i电阻与所述运算放大器的反相输入端相连，所述运算放大器的同相输入端接地；第i电阻的电阻值是第i+1电阻的电阻值的两倍，i为整数，且1≤i≤M；所述反馈电阻连接于所述运算放大器的反相输入端和输出端之间。作为上述方案的改进，所述第i电阻的电阻值满足以下条件：其中，R为预选的固定电阻值。作为上述方案的改进，所述N位二进制计数器采用所述输入时钟信号的下降沿作为触发条件，所述D触发器采用所述输入时钟信号的上升沿作为触发条件。作为上述方案的改进，所述二进制计数器采用所述输入时钟信号的上升沿作为触发条件，所述D触发器采用所述输入时钟信号的下降沿作为触发条件。作为上述方案的改进，所述可调电位器包括线绕电位器。作为上述方案的改进，所述N位二进制计数器为COMS集成计数器，所述D触发器为COMS集成D触发器。为解决上述技术问题，本专利技术还提供一种分频装置，包括上述任意一种分频电路。本专利技术还提供一种电子设备，包括上述分配装置。附图说明图1是本专利技术实施例1的一种分频电路的结构示意图。图2是本专利技术实施例2中N＝2的分频电路的结构示意图。图3是本专利技术实施例2中N＝2、M＝2的分频电路中主要工作点的工作波形示意图。图4是本专利技术实施例2中N＝6、M＝6的分频电路的结构示意图。图5是本专利技术实施例2中N＝10、M＝10的分频电路的结构示意图。图6是本专利技术实施例2中N＝10、M＝6的分频电路的结构示意图。图7是本专利技术实施例2中N＝10、M＝6的分频电路中主要工作点的工作波形示意图。具体实施方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于此描述的其他方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。下面结合具体实施例和附图对本专利技术的技术方案进行清楚、完整的描述。实施例1如图1所示，是本专利技术的一种分频电路，该电路包括：N位二进制计数器1、反相加法电路2、电压比较器A2、可调电位器RW和D触发器3；其中，N位二进制计数器1从其输出端最低位开始的M位输出端按照权位由低到高的顺序从最低位开始依次与反相加法电路2的M位输入端相连，M和N均为整数，且1≤M≤N；反相加法电路2的输出端与电压比较器A2的反相输入端相连，电压比较器A2的同相输入端与可调电位器RW的滑动端相连，电压比较器A2的输出端与D触发器3的数据输入端D相连，D触发器3的输出端Q与N位二进制计数器1的复位端RJ相连并作为分频电路的输出端Uo，可调电位器RW的第一接线端接地，第二接线端接标准电压-E；当N位二进制计数器1进行计数时，反相加法电路2按照计数向电压比较器A2的反相输入端输入电压值递减的第一电压信号，可调电位器RW向电压比较器A2的同相输入端输入比较电压信号，电压比较器A2在第一电压信号小于比较电压信号时向D触发器3输出高电平，使得D触发器3的输出端Q输出高电平以实现分频。在本专利技术的分频电路中，输入时钟信号Ui输入至N位二进制计数器1的时钟端CPJ和D触发器3的时钟端CPD，在本专利技术中需采用不同触发条件分别对N位二进制计数器1和D触发器3进行触发。例如，当N位二进制计数器1采用输入时钟信号Ui的下降沿作为触发条件时，D触发器3采用输入时钟信号Ui的上升沿作为触发条件；当N位二进制计数器1采用输入时钟信号Ui的上升沿作为触发条件时，D触发器3采用输入时钟信号Ui的下降沿作为触发条件。由于分频电路采用两种触发方式的工作过程相似，因而在本专利技术的实施例中，以N位二进制计数器1采用输入时钟信号Ui的下降沿作为触发条件，D触发器3采用输入时钟信号Ui的上升沿作为触发条件为例进行说明，对于另一种触发方式不再赘述。下面结合附图1对实施例1中分频电路的工作过程进行说明。本专利技术实施例1中分频电路的工作过程为：当N位二进制计数器1从0开始进行计数时，N位二进制计数器1的计数每增加1时，反相加法电路2输出的第一电压信号U1就从0V开始递减一个固定电压ΔU1，本文档来自技高网...

【技术保护点】
1.一种分频电路，其特征在于，包括：N位二进制计数器、反相加法电路、电压比较器、可调电位器和D触发器；其中，所述N位二进制计数器和所述D触发器采用不同触发条件进行触发；所述N位二进制计数器从其输出端最低位开始的M位输出端按照权位由低到高的顺序依次与所述反相加法电路的M位输入端相连；其中，N和M均为整数，且1≤M≤N；所述反相加法电路的输出端与所述电压比较器的反相输入端相连，所述电压比较器的同相输入端与所述可调电位器的滑动端相连，所述电压比较器的输出端与所述D触发器的数据输入端相连，所述D触发器的输出端与所述N位二进制计数器的复位端相连，所述可调电位器的第一接线端接地，第二接线端接标准电压；当所述N位二进制计数器进行计数时，所述反相加法电路按照所述计数向所述电压比较器的反相输入端输入电压值递减的第一电压信号，所述可调电位器向所述电压比较器的同相输入端输入比较电压信号，所述电压比较器在所述第一电压信号小于所述比较电压信号时向所述D触发器输出高电平，使得所述D触发器发生翻转，所述D触发器的输出端输出一个脉冲以实现分频；其中，所述D触发器的输出端作为所述分频电路的输出端。

【技术特征摘要】
1.一种分频电路，其特征在于，包括：N位二进制计数器、反相加法电路、电压比较器、可调电位器和D触发器；其中，所述N位二进制计数器和所述D触发器采用不同触发条件进行触发；所述N位二进制计数器从其输出端最低位开始的M位输出端按照权位由低到高的顺序依次与所述反相加法电路的M位输入端相连；其中，N和M均为整数，且1≤M≤N；所述反相加法电路的输出端与所述电压比较器的反相输入端相连，所述电压比较器的同相输入端与所述可调电位器的滑动端相连，所述电压比较器的输出端与所述D触发器的数据输入端相连，所述D触发器的输出端与所述N位二进制计数器的复位端相连，所述可调电位器的第一接线端接地，第二接线端接标准电压；当所述N位二进制计数器进行计数时，所述反相加法电路按照所述计数向所述电压比较器的反相输入端输入电压值递减的第一电压信号，所述可调电位器向所述电压比较器的同相输入端输入比较电压信号，所述电压比较器在所述第一电压信号小于所述比较电压信号时向所述D触发器输出高电平，使得所述D触发器发生翻转，所述D触发器的输出端输出一个脉冲以实现分频；其中，所述D触发器的输出端作为所述分频电路的输出端。2.如权利要求1所述的分频电路，其特征在于，所述N位二进制计数器具有N个输出端，2≤N≤10。3.如权利要求2所述的分频电路，其特...

【专利技术属性】
技术研发人员：杨波，
申请(专利权)人：佛山科学技术学院，
类型：发明
国别省市：广东,44