用于氮化镓装置的过电压保护和短路承受制造方法及图纸

所描述实例包含方法、集成电路(110)和开关电路(100)，所述开关电路包含驱动器电路(116)和硅晶体管或其它电流源电路(102)，所述硅晶体管或其它电流源电路与氮化镓GaN或其它高电子迁移率第一晶体管(101)耦合。驱动器(116)在第一模式中操作以将控制电压信号(GC1)递送到所述第一晶体管(101)，且在第二模式中响应于检测到的与所述第一晶体管(101)相关联的过电压条件而操作以控制所述电流源电路(102)以从所述第一晶体管(101)传导汇点电流(12)以影响控制电压以至少部分地接通所述第一晶体管(101)。

【技术实现步骤摘要】
【国外来华专利技术】用于氮化镓装置的过电压保护和短路承受
本专利技术大体上涉及开关电路和用于切换装置的过电压保护。
技术介绍
高电子迁移率晶体管(HEMT)由于低接通状态电阻(例如，RDSON)而正在变成用于高效率切换电源、放大器和其它开关电路的有吸引力的解决方案。与常规的硅切换晶体管相比，氮化镓(GaN)、氮化铝镓(AlGaN)、碳化硅(SiC)和其它HEMT具体来说在高频率下带来电力电路中的较高输出功率、较小的大小和高效率。然而，这些技术还在开发的早期阶段，且一般没有取代硅解决方案。虽然较适合高电压电力转换应用，但GaN晶体管如果被偏置为击穿则容易损坏，因为当前GaN晶体管并不具有与许多硅功率FET相称的固有雪崩能力。此外，一些硅FET也并不具有固有雪崩能力。并且，许多开关电路应用需要承受短路条件的能力，且当前GaN制造技术并不提供充分的短路承受能力。并入GaN或低固有雪崩能力硅晶体管的一个技术是具有过量的击穿电压裕量的过度设计装置，使得晶体管从不被驱动为击穿。此方法是代价高的，且可能使系统经受过量的电压，所述过量的电压原本会通过硅开关设计进行箝位。
技术实现思路
所描述实例开关电路包含驱动器和与氮化镓或其它晶体管耦合的电流源电路，以及驱动器电路。在第一模式中，所述驱动器电路将控制电压信号递送到第一晶体管。在第二模式中，响应于检测到的与第一晶体管相关联的过电压条件，所述驱动器电路控制电流源电路以从第一晶体管传导汇点电流以接通第一晶体管。电流源促进以受控方式将所述过电压条件放电。在某些实例中，所述驱动器响应于检测到的过电流条件而操作以控制电流源以从第一晶体管传导电流以限制第一晶体管中的电流，从而实现开关电路的短路承受能力而无对第一晶体管的永久性损坏。电流源在某些实例中是以共源共栅配置与第一晶体管耦合的第二晶体管。第二晶体管在某些实例中连同驱动器电路和过电压感测电路一起制造于硅裸片中。在其它实例中，第二晶体管也可以连同第一晶体管一起以单片方式制造，或者第一和第二晶体管可与驱动器电路以单片方式集成。在第二模式中，驱动器提供控制电压信号以在饱和模式中操作第二晶体管以从第一晶体管传导汇点电流且影响处于共源共栅配置的第一晶体管的栅极-源极控制电压以至少部分地接通第一晶体管。驱动器电路在某些实例中响应于过电压条件而实施第二晶体管的模拟或数字控制，且根据与第一晶体管相关联的过电压的量来控制第二晶体管。所描述实例可以半桥式或其它高侧/低侧电力转换器配置使用以促进使用GaN或其它晶体管开关用于高效率系统，同时提供过电压和短路承受能力。附图说明图1是包含氮化镓高电子迁移率晶体管和集成电路的开关电路的示意图，所述集成电路包含驱动器和低电压硅晶体管。图2是用于控制实施于图1的集成电路中的开关电路的过程的流程图。图3是说明图1的集成电路中的低电压硅晶体管的操作的输出特性图。图4是具有提供数字控制的交错多栅极配置的实例低电压硅晶体管的简化局部俯视平面图。图5是使用高和低侧氮化镓晶体管以及对应驱动器集成电路的半桥式电力电路的示意图，其形成具有过电压和过电流保护的DC-DC功率转换器。图6是用于感测图1的集成电路中的过电压条件的电路的局部示意图。图7是用于感测图1的集成电路中的过电压的另一实例电路的局部示意图。图8是说明图1的开关电路中的低电压硅晶体管的实例过电压波形以及对应的模拟和数字栅极控制曲线的波形图。图9是包含高和低侧氮化镓晶体管以及驱动器集成电路以使用低侧晶体管用于过电压和过电流保护的实例半桥式开关电路的示意图。具体实施方式在图式中，相同参考数字贯穿全文指代相同元件，且各种特征不必按比例绘制。在本说明书中，术语“包含”、“具有”、“带有”或其变化形式以类似于术语“包括”的方式是包含性的，且因此应被解译为意味着“包含但不限于...”。并且，术语“耦合”包含间接或直接电连接或其组合。举例来说，如果第一装置耦合到第二装置或与第二装置耦合，那么所述连接可以是经由一或多个介入装置及连接的直接电连接或间接电连接。图1示出开关电路100，其包含第一晶体管101，所述第一晶体管与第二晶体管102串联耦合以形成第一电路节点104(例如，供应电压节点)与第二电路节点106(例如，接地节点GND或高侧配置中的开关节点)之间的开关电路。第一晶体管101在一个实例中是氮化镓晶体管(例如GaN、AlGaN等)。在其它实例中，第一晶体管101可为硅(Si)碳化硅(SiC)晶体管或其它FET。第二晶体管102在此实例中是低电压硅晶体管，其提供电流源以响应于检测到过电压和/或过电流条件而从第一晶体管101到第二电路节点106选择性传导汇点电流I2。在所说明实例中，包含第二晶体管102的电流源连同过电压感测电路112和驱动器电路116一起制造于集成电路(IC)110中。驱动器电路116在多个模式中操作第一晶体管101和第二晶体管102以提供正常切换操作以及针对过电压和/或过电流条件的保护。在其它情况下，第二晶体管102和驱动器电路110可以单片方式制造于与第一晶体管101相同的衬底上，例如所有晶体管为Si、GaN或SiC。在一个实例中，驱动器电路116在第一模式(例如，正常模式)、响应于检测到的与第一晶体管101相关联的过电压条件的第二模式(过电压)以及响应于检测到的开关电路100中的过电流条件的第三模式(过电流)中操作。过电压感测电路112在一个实例中感测第一电路节点104的电压，且当所感测电压超过阈值电平时在线114上选择性提供过电压检测信号O-V作为对驱动器电路116的输入。过电压检测信号O-V致使驱动器电路116响应于检测到的过电压条件而在第二模式中操作。驱动器电路116通过第二晶体管102的选择性操作实施过电压/过电流保护以在第一电路节点104与第二电路节点106之间实施与第一晶体管101串联的电流源，如在下文进一步描述。开关电路100在一个实例中可为双裸片组件，其包含GaN裸片以形成第一晶体管101且包含硅裸片以形成包含驱动器电路116、过电压感测电路112和包含第二晶体管102的电流源的IC110。开关电路100可为单个双裸片产品，具有用于第一电路节点104和第二电路节点106的合适电连接以及对驱动器电路116的驱动信号输入108，以便从外部控制器(未图示)接收驱动信号DRV。在其它实施方案中，驱动器IC110可为用于与连接的HEMT晶体管101一起使用的单独产品。IC110具有用于与外部电路电互连的若干衬垫或引脚。IC110在一个实例中包含第一引脚或衬垫131以用于与第一晶体管101的第一源极端子S1的电耦合(例如，直接或间接电连接)，且第二衬垫132从驱动器电路116的输出118到第一晶体管101的第一栅极控制端子G1传达第一栅极控制电压信号GC1。IC110还包含衬垫134以允许到第一晶体管101的漏极端子D1的电连接，以及到第一开关电路节点104的电连接。IC110在此实例中包含衬垫135以允许驱动器电路116从外部电路接收驱动信号DRV，且IC110包含用于连接到供应电压VDD的正供应电压衬垫136，以及用于连接到供应参考节点COM的共同连接衬垫137。并且，IC110包含用于连接到开关电路接地节点106(GND)的衬垫138。在另一实例中，IC本文档来自技高网...

【技术保护点】
1.一种电路，其包括：第一晶体管，其包含与第一电路节点耦合的第一漏极端子、第一源极端子和第一控制端子；电流源电路，其耦合于所述第一源极端子与第二电路节点之间；以及驱动器电路，其在第一模式中操作以将第一控制电压信号递送到所述第一控制端子，且在第二模式中响应于检测到的与所述第一晶体管相关联的过电压条件而操作以控制所述电流源电路从所述第一源极端子到所述第二电路节点传导汇点电流，以影响所述第一源极端子与所述第一控制端子之间的控制电压以至少部分地接通所述第一晶体管。

【技术特征摘要】
【国外来华专利技术】2016.06.15 US 15/182,6961.一种电路，其包括：第一晶体管，其包含与第一电路节点耦合的第一漏极端子、第一源极端子和第一控制端子；电流源电路，其耦合于所述第一源极端子与第二电路节点之间；以及驱动器电路，其在第一模式中操作以将第一控制电压信号递送到所述第一控制端子，且在第二模式中响应于检测到的与所述第一晶体管相关联的过电压条件而操作以控制所述电流源电路从所述第一源极端子到所述第二电路节点传导汇点电流，以影响所述第一源极端子与所述第一控制端子之间的控制电压以至少部分地接通所述第一晶体管。2.根据权利要求1所述的电路，其中所述第一晶体管是氮化镓GaN场效应晶体管FET。3.根据权利要求1所述的电路，其中所述电流源电路包含第二晶体管，所述第二晶体管包含：第二漏极端子，其与所述第一源极端子耦合，第二源极端子，其与所述第二电路节点耦合，以及第二控制端子；且其中所述驱动器电路在所述第二模式中操作以将第二控制电压信号递送到所述第二控制端子以接通所述第二晶体管以从所述第一源极端子到所述第二电路节点传导所述汇点电流，以限制在所述第一晶体管中流动的第一电流。4.根据权利要求3所述的电路，其中所述驱动器电路在所述第二模式中操作以根据与所述第一晶体管相关联的过电压的量将所述第二控制电压信号提供到所述第二控制端子。5.根据权利要求3所述的电路，其中所述第二晶体管包含多个第二控制端子；且其中所述驱动器电路在所述第二模式中操作以使用数字控制将多个第二控制电压信号提供到所述第二控制端子以根据与所述第一晶体管相关联的过电压的量接通所述第二晶体管，以接通所述第二晶体管的一或多个子区段。6.根据权利要求3所述的电路，其中所述驱动器电路和所述第二晶体管制造于硅裸片中，且其中所述第一晶体管使用氮化镓GaN制造于第二裸片中。7.根据权利要求6所述的电路，其中所述硅裸片包含过电压感测电路以递送过电压检测信号，以响应于检测到与所述第一晶体管相关联的所述过电压条件而致使所述驱动器电路在所述第二模式中操作。8.根据权利要求7所述的电路，其中所述过电压感测电路包含：所述硅裸片的硅衬底的P型掺杂区；N型掺杂区，其由所述硅裸片的所述衬底的所述P型掺杂区至少部分地包围；第一和第二电阻器，其彼此串联连接于所述第一电路节点与所述N型掺杂区之间；比较器电路，其包含第一输入以接收表示接合所述第一和第二电阻器的节点的电压的感测信号，包含第二输入以接收阈值电压信号，且包含输出以递送所述过电压检测信号以当所述感测信号超过所述阈值电压信号时致使所述驱动器电路在所述第二模式中操作。9.根据权利要求7所述的电路，其中所述过电压感测电路包含：变阻器或齐纳二极管，其耦合于所述硅裸片的第一电压节点与中间节点之间；电阻器，其耦合于所述中间节点与所述硅裸片的第二电压节点之间；以及比较器电路，其包含第一输入以接收表示所述中间节点的电压的感测信号，包含第二输入以接收阈值电压信号，且包含输出以递送所述过电压检测信号以当所述感测信号超过所述阈值电压信号时致使所述驱动器电路在所述第二模式中操作。10.根据权利要求7所述的电路，其中所述过电压感测电路、所述驱动器电路、所述第二晶体管和所述第一晶体管是以单片方式制造。11.根据权利要求3所述的电路，其中所述驱动器电路在所述第二模式中操作以将所述第二控制电压信号递送到所述第二控制端子以在饱和模式中操作所述第二晶体管。12.根据权利要求3所述的电路，其中所述驱动器电路在第三模式中响应于检测到的与所述第一晶体管相关联的过电流条件而操作以将第二控制电压信号递送到所述第二控制...

【专利技术属性】
技术研发人员：桑迪普·R·巴尔，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US