本发明专利技术提供了一种用于电光模块的载波配置和相应的电光模块，载波配置包括包含接地平面层(212)的基板(210)以及布置在基板(210)上的共平面波导互连(270；280)。共平面波导互连(270；280)包括一对共平面导体(252，254；262，264)和布置在这对共平面导体(252，254；262，264)之间的中央导体(256；266)。这对共平面导体通过与接地平面层(212)隔离开的至少一个导电岛(272‑274；282‑283)而彼此电连接。本发明专利技术还提供了一种用于将布置在具有接地平面层(212)的基板(210)上的电子单元耦接至光学器件的互连结构，所述互连结构包括一对共平面导体(252，254；262，264)以及布置在这对共平面导体(252，254；262，264)之间的中央导体(256；266)。所述一对导体通过与接地平面层(212)隔离开的至少一个导电岛(272‑274；282‑283)而电连接。
【技术实现步骤摘要】
【国外来华专利技术】用于电光模块的载波配置、使用其的电光模块、用于将电子单元耦接至光学器件的互连结构
本专利技术涉及用于将输出和/或接收电信号的电子单元耦接至将所述电信号转换为光学信号的光学单元(反之亦然)的载波配置和互连、更特别涉及用于PIN-TIA阵列的载波配置和互连。
技术介绍
光链路已经逐渐地用作全部基于电线路的互连方案的替代方案，以便支持例如达到25Gbps传输比特率的高速数据传输应用的通信要求。在这方面，已经开发了各种电光模块(也称作E/O引擎)、和用于将所述E/O引擎中包含的电子单元连接到光学单元的各种互连，以满足高速数据传送应用的特定需要。传统的光学单元可以包括用于发送光学数据信号的光源，用于接收光学信号的光检测器，或者包括两者以提供光学信号的发送器和接收器的组合功能。在本专利技术的上下文中，电光模块应被理解为表示其中包括设置为将电信号转换为光学信号和/或将光学信号转换为电信号的部件(即，分别例如激光二极管和二极管之类的光源和光检测器)的模块。为了将电数据信号转换为适合于驱动光源发射包含该数据信号的光学信号的信号，需要驱动电路。类似地，需要接收器电路将接收的光学信号转换为适合于进一步在系统中传输的电信号。这种驱动器和接收器电路在现有技术中是公知的，它们通常是以集成电路的方式，或者以驱动器芯片(包含驱动器电路)、发送器芯片(包含发送器电路)、或者收发器芯片(包含驱动器和接收器电路)的方式，来提供的。通常使用的一种激光二极管是所谓的垂直空腔表面发射激光器(verticalcavitysurfaceemittinglasers，VCSEL)，它被耦接至各种驱动器，以响应于电信号发射光学数据信号。E/O模块中使用的光检测器经常包括p型/本征/n型(PIN)二极管，这些PIN二极管随后被耦接至跨阻抗放大器(TIA)。为了支持超过一个传输通道，诸如2、4或者N个通道，E/O模块经常设有光源和/或光探测器的阵列，以允许连接至多个光纤和传输线路。这种E/O设备之一包括图1中示出的部件，图1描述了用于四通道小型可插拔QSFP(QuadSmallForm-factorPlugglable)E/O引擎的概念性高频模型，其中具有驱动器–VCSEL和PIN–TIA阵列。每一个PIN二极管与TIA阵列的各个输入输出端子的耦接、以及每一个VCSEL与驱动器阵列的相应端子的耦接通常是以微带(micro-strip)线的形式实现的。由于始终存在对于电光模块的尺寸减小的需求，所以需要将驱动器和TIA阵列放置得彼此接近，这导致发送器(Tx)-接收器(Rx)串扰的增加。另外，为了减少引线电容(leadcapacitance以及)和降低对于干扰的敏感度，通常将TIA放置得邻近于PIN二极管，以改善性能，由此提供了高速的数据传输和低噪声。PIN-TIA模块的这种小型化设计导致Rx–Rx串扰的增加。串扰是当一条信号线路中传送的信号由于信号线之间的电磁耦合而在另一条信号线上产生不希望有的失真的时候发生的，由此影响了信号完整性。串扰影响在其中将信号线放置得彼此接近和/或传送高频信号的情形中特别严重。因此，由于与E/O模块的小型化设计要求导致的信号线密集分布相关联的串扰影响，在以高数据速率(例如以25Gbps)操作的数据通信系统中，信号完整性是主要关心问题。图1示出根据现有技术的E/O模块100。在示出的示例中，E/O模块100是支持4通道的QSFPE/O模块，所述E/O模块100包括载波基板110，载波基板110具有布置在电介质非导电层114上的接地平面层112的、与VCSEL阵列130耦接的用于响应于输入电信号(比如从母板(图1中未示出)接收的电信号)驱动各个VCSEL以输出光学信号的驱动器阵列120、以及用于将例如从光纤(图1中未示出)接收的输入光学信号转换为电信号的PIN阵列140，所述电信号随后被馈送到各个TIA阵列150的各个跨阻抗放大器TIA。为了支持4通道，VCSEL阵列130包括四个VCSEL(图1中未示出)，每一个VCSEL通过信号线132和接地线134耦接至驱动器阵列130中的相应驱动器中的相应端子122和124。信号线132和接地线134是作为微带型互连实现的。PIN阵列140包括四个PIN二极管140a-140d，PIN二极管140a-140d与TIA阵列150中的相应的跨阻抗放大器TIA耦接。每一个PIN二极管140a-140d的阳极和阴极端子通过微带互连142和144耦接至TIA阵列150中的相应TIA的输入端子152和输出端子154，从而提供PIN-TIA通道。在示出的布局中，VCSEL阵列120、驱动器阵列130和TIA阵列150被接地平面层112围绕，而PIN阵列140被布置在接地平面层112的开口160中以便将PIN二极管140a-140d与载波基板110的公共接地隔离开。然而，由于与VCSEL阵列130的VCSEL耦接的信号线132以及与PIN阵列140的PIN二极管140a-140d连接的信号线142属于单端型，所以可能经由公共接地平面112发生从一个或者多个信号线(侵略线)到另一信号线(受害线)的信号功率传输，由此降低受害线中的信号质量。特别是，位置接近驱动器阵列120的PIN-TIA通道会受到来自驱动器VCSEL通道的串扰的影响。可以在跨越整个开口160提供连接到接地平面层112的一个或多个传导条带线162和164，以便更有效地减少PIN-TIA通道142和144中的串扰，如在欧洲专利申请公开号EP2775806中更详细描述的。图1中示出的E/O模块100的小型化布局具有通过驱动器VCSEL阵列布局提供的发送器(Tx)部分和通过PIN–TIA阵列布局提供的接收器(Rx)部分，对于图1中示出的这种小型化布局而言，由于Tx–Rx以及Rx-Rx串扰影响，当侵略方/受害方的平均光功率比值达到8dB的时候，使用PIN-TIA微带互连可能导致在25Gbps比特率处产生的约0.1-0.15UI的抖动以及10-12的误码率(BER)。VCSEL-驱动器阵列的互连之间的串扰先前已经在欧洲专利申请公开号EP2744054中讨论并得到解决。然而，仍需要一种特别用于解决与在PIN–TIA阵列中使用传统微带型互连相关的串扰影响的方案。
技术实现思路
本专利技术已经意识到现有技术的上述不足和缺点，并且本专利技术的一个目的是提供一种用于光电模块、特别是用于PIN-TIA阵列的载波配置，对应的光电模块和互连结构，以允许减少或者至少最小化由信号完整性中的串扰造成的影响，同时还能满足紧凑设计的需要。该目的是通过所附独立权利要求的主题解决的。本专利技术的有益的实施方式是所附从属权利要求的主题。根据本专利技术，提供了一种用于电光模块的载波配置，所述载波配置包括：包含接地平面层的基板；以及布置在所述基板上的共平面波导传输线路，所述共平面波导传输线路包括：一对共平面导体；以及中央导体，布置在所述一对共平面导体之间；其中所述一对共平面导体通过与所述接地平面层隔离的至少一个导电岛而彼此电连接。在进一步的方案中，所述中央导体适于提供用于将电信号从布置在所述基板上的光学单元发送到电子单元(和/或反之)的传输路径，所述一对共平面导体适于提供所述光学单元和所述电子单元之间的电流返本文档来自技高网...
【技术保护点】
1.用于电光模块的载波配置，所述载波配置包括：基板(210)，包括接地平面层(212)；和共平面波导互连(270；280)，布置在所述基板(210)上，所述共平面波导互连(270；280)包括：一对共平面导体(252，254；262，264)；和中央导体(256；266)，布置在所述一对共平面导体(252，254；262，264)之间；其中所述一对共平面导体(252，254；262，264)通过与所述接地平面层(212)隔离开的至少一个导电岛(272‑274；282‑283)而彼此电连接。
【技术特征摘要】
【国外来华专利技术】2016.03.15 EP 16160425.11.用于电光模块的载波配置，所述载波配置包括：基板(210)，包括接地平面层(212)；和共平面波导互连(270；280)，布置在所述基板(210)上，所述共平面波导互连(270；280)包括：一对共平面导体(252，254；262，264)；和中央导体(256；266)，布置在所述一对共平面导体(252，254；262，264)之间；其中所述一对共平面导体(252，254；262，264)通过与所述接地平面层(212)隔离开的至少一个导电岛(272-274；282-283)而彼此电连接。2.根据权利要求1所述的载波配置，其中所述中央导体(256；266)提供用于从布置在所述基板(210)上的光学器件(222；224)向电子单元传输电信号和/或反之的传输路径，和所述一对共平面导体(252，254；262，264)提供所述光学器件(222；224)和所述电子单元之间的电流返回路径。3.根据权利要求1或者2所述的载波配置，其中所述至少一个导电岛(272-274；282-283)布置在所述接地平面层(212)的相应空腔中。4.根据权利要求3所述的载波配置，其中所述空腔具有开端尺寸，以使得所述空腔的自谐振频率超过一阈值频率，所述阈值频率与由所述共平面波导互连(270；280)传输的信号的基频相关。5.根据权利要求4所述的载波配置，其中所述阈值频率是40GHz。6.根据前面任一权利要求所述的载波配置，其中所述基板(210)包括沿所述共平面波导互连(270；280)的线性方向的多个空腔(292-294；295-296)，用于布置多个导电岛(272-274；282-283)，所述多个空腔(292-294；295-296)通过接地桥(296)而分隔开。7.根据前面任一权利要求所述的载波配置，其中所述至少一个导电岛(272-274；282-283)是通过在所述接地平面层(212)中沿相应导电岛(272-274；282-283)的周边限定狭槽而从所述接地平面层(212)中形成的。8.根据前面任一权利要求所述的载波配置，其中所述共平面波...
【专利技术属性】
技术研发人员：A·盖科恩，R·M·史密斯，兰纳特·佩奥洛夫·兰德维斯特，LG·斯文森，M·G·查辛斯基，
申请(专利权)人：菲尼萨公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。