用于混合式激光划线及等离子体蚀刻晶片切单处理的蚀刻掩模制造技术

描述了切割半导体晶片的蚀刻掩模和方法。在示例中，用于晶片切单处理的蚀刻掩模包含基于固态成分和水的水溶性基质。蚀刻掩模还包含分散遍布水溶性基质的多个颗粒。所述多个颗粒具有大约在5纳米～100纳米的范围内的平均直径。所述固态成分的重量％对于所述多个颗粒的重量％的比率大约在1:0.1～1:4的范围内。

【技术实现步骤摘要】
【国外来华专利技术】用于混合式激光划线及等离子体蚀刻晶片切单处理的蚀刻掩模
本专利技术的实施例涉及半导体处理的领域，且具体而言，涉及切割半导体晶片的方法，各晶片上具有多个集成电路。
技术介绍
在半导体晶片处理中，将集成电路形成于由硅或其他半导体材料所形成的晶片(也称作基板)上。一般而言，采用半导电的、导电的或绝缘的各种材料层来形成集成电路。使用各种熟知的工艺来掺杂、沉积和蚀刻这些材料以形成集成电路。各晶片经处理以形成大量的、含有被称作管芯(dice)的集成电路的各个区域。在集成电路形成工艺之后，将晶片“切割”以将各个管芯彼此分离用于封装或用于在较大电路内以未封装的形式使用。用于晶片切割的两个主要技术为划线(scribing)及锯切(sawing)。使用划线，将钻石尖端划片(diamondtippedscribe)沿着预先形成的刻划线(scribelines)移动跨越晶片表面。这些刻划线沿着管芯之间的空间延伸。这些空间通常被称作“切割道(streets)”。钻石划片在晶片表面沿着切割道形成浅划痕(scratch)。当例如使用辊(roller)施加压力时，晶片沿着刻划线分离。晶片中的破裂(break)遵循晶片基板的晶格结构。划线可用于厚度为约10密耳(数个千分之一英寸)或更薄的晶片。对于较厚的晶片，锯切为目前用于切割的较佳的方法。使用锯切，于每分钟高转数下旋转的钻石尖端锯接触晶片表面且沿着切割道锯切晶片。将晶片安装在支撑构件上，支撑构件为例如跨越膜框架(filmframe)而拉伸的粘附膜(adhesivefilm)，且锯重复地施加至垂直切割道和水平切割道两者。划线或锯切中的任一者带来的一个问题为，碎片(chips)及凿痕(gouges)可能沿着管芯的被切断的边缘形成。此外，裂缝(cracks)可能从管芯的边缘形成且传播到基板中而导致集成电路损坏。碎片(chipping)和裂缝(cracking)是划线所特别具有的问题，因为方形或矩形的管芯仅有一侧可以沿着结晶结构的<110>方向被划线。因此，该管芯的另一侧的裂开导致锯齿状(jagged)的分隔线(separationline)。因为碎片和裂缝，在晶片上的管芯之间需要额外的间隔以避免损害集成电路，例如，将碎片和裂缝维持在与实际的集成电路具有一段距离处。由于间隔需求，没有那么多的管芯可以形成在标准尺寸的晶片上，且浪费了原本可以被用作电路系统的晶片有效面积(waferrealestate)。锯切的使用加剧了半导体晶片上有效面积的浪费。锯的刀刃近似15微米厚。因此，为了确保由锯所引起的环绕切口的裂缝和其他损坏不会伤害集成电路，各个管芯的电路系统经常必须分离三百微米到五百微米。此外，在切割之后，各管芯需要大量的清洁以移除由锯切工艺所造成的颗粒及其他污染物。也已使用等离子体切割，但等离子体切割可能也具有限制。举例而言，妨碍等离子体切割的实施的一个限制可能是成本。用于图案化抗蚀剂的标准平板印刷术操作可能导致实施成本过高。可能妨碍等离子体切割的实施的另一个限制条件在于沿着切割道切割常见金属(举例而言，铜)的等离子体蚀刻可能会产生生产问题或产量限制。
技术实现思路
本专利技术的实施例包含切割半导体晶片的方法及用于切割半导体晶片的设备。在实施例中，用于晶片切单处理的蚀刻掩模包含基于固态成分及水的水溶性基质。蚀刻掩模还包含分散遍布水溶性基质的多个颗粒。该多个颗粒具有大约在5纳米～100纳米的范围内的平均直径。该固态成分的重量％对于该多个颗粒的重量％的比率大约在1:0.1～1:4的范围内。在另一个实施例中，切割包含多个集成电路的半导体晶片的方法包含在该半导体晶片上方形成掩模。该掩模包括水溶性基质及多个颗粒，该水溶性基质基于固态成分及水，该多个颗粒分散遍布该水溶性基质。该固态成分的重量％对于该多个颗粒的重量％的比率大约在1:0.1～1:4的范围内。该方法还包含用激光划线处理将掩模图案化以提供具有缝隙的图案化的掩模，从而暴露出半导体晶片的在集成电路之间的区域。该方法还包含等离子体蚀刻半导体晶片穿过图案化的掩模中的缝隙以切单集成电路。在等离子体蚀刻期间，图案化的掩模保护集成电路。在另一个实施例中，切割包含多个集成电路的半导体晶片的方法包含在该半导体晶片上方形成掩模。该掩模包含水溶性基质及多个颗粒，该水溶性基质基于固态成分及水，该多个颗粒分散遍布该水溶性基质。该多个颗粒具有大约在5纳米～100纳米的范围内的平均直径。该方法还包含用激光划线处理将掩模图案化以提供具有缝隙的图案化的掩模，从而暴露出半导体晶片的在集成电路之间的区域。该方法还包含等离子体蚀刻半导体晶片穿过图案化的掩模中的缝隙以切单集成电路。在等离子体蚀刻期间，图案化的掩模保护集成电路。附图说明图1是根据本专利技术的实施例代表切割半导体晶片的方法中的操作的流程图，该半导体晶片包含多个集成电路。图2A示出了根据本专利技术的实施例，对应于图1的流程图的操作102和图3的流程图的操作302，在执行切割半导体晶片的方法期间包含多个集成电路的半导体晶片的横截面图。图2B示出了根据本专利技术的实施例，对应于图1的流程图的操作104和图3的流程图的操作304，在执行切割半导体晶片的方法期间包含多个集成电路的半导体晶片的横截面图。图2C示出了根据本专利技术的实施例，对应于图1的流程图的操作106和图3的流程图的操作306，在执行切割半导体晶片的方法期间包含多个集成电路的半导体晶片的横截面图。图3是根据本专利技术的另一个实施例代表切割半导体晶片的另一个方法中的操作的流程图，该半导体晶片包含多个集成电路。图4示出了根据本专利技术的实施例可用于半导体晶片或基板的切割道区域的材料叠层的横截面图。图5A～图5D示出了根据本专利技术的实施例在切割半导体晶片的方法中的各种操作的横截面图。图6示出了根据本专利技术的实施例用于激光和等离子体切割晶片或基板的工具布局的框图。图7示出了根据本专利技术的实施例示例性计算机系统的框图。具体实施方式描述了切割半导体晶片的方法，各晶片上具有多个集成电路。在以下的描述中记载了众多具体细节，例如水溶性掩模材料及处理、激光划线条件以及等离子体蚀刻条件及材料配方(materialregimes)，用以提供对本专利技术的实施例的彻底了解。对于本领域技术人员而言将为显而易见的是，在没有这些具体细节的情况下可实践本专利技术的实施例。在其他情况下，并未详细描述熟知方面，例如集成电路制造，以免不必要地使本专利技术的实施例模糊。此外，应了解，附图中所示的各种实施例为说明性表示且未必是按比例绘制。一个或更多实施例特别针对使用颗粒分散(particledispersion)来改善蚀刻掩模的蚀刻选择性。针对管芯切单可实施涉及初始激光划线和后续等离子体蚀刻的混合式晶片或基板切割处理。激光划线处理可用以干净地移除掩模层、有机介电层和无机介电层以及器件层。随后当晶片或基板的暴露或晶片或基板的部分蚀刻时可终止激光蚀刻处理。随后可采用切割处理的等离子体蚀刻部分以蚀刻穿过晶片或基板的块体(bulk)，例如穿过块体单晶硅(bulksinglecrystallinesilicon)，以产生管芯或芯片切单或切割。更具体而言，一个或更多实施例是针对实现用于例如切割应用的抗蚀刻掩模。应理解，尽管以下所述的许多实本文档来自技高网...

【技术保护点】
1.一种用于晶片切单处理的蚀刻掩模，所述蚀刻掩模包括：水溶性基质，所述水溶性基质基于固态成分和水；以及多个颗粒，所述多个颗粒分散遍布所述水溶性基质，所述多个颗粒具有大约在5纳米～100纳米的范围内的平均直径，其中所述固态成分的重量％对于所述多个颗粒的重量％的比率大约在1:0.1～1:4的范围内。

【技术特征摘要】
【国外来华专利技术】2016.05.13 US 15/154,7901.一种用于晶片切单处理的蚀刻掩模，所述蚀刻掩模包括：水溶性基质，所述水溶性基质基于固态成分和水；以及多个颗粒，所述多个颗粒分散遍布所述水溶性基质，所述多个颗粒具有大约在5纳米～100纳米的范围内的平均直径，其中所述固态成分的重量％对于所述多个颗粒的重量％的比率大约在1:0.1～1:4的范围内。2.如权利要求1所述的蚀刻掩模，其中所述多个颗粒具有大约在5纳米～50纳米的范围内的平均直径。3.如权利要求1所述的蚀刻掩模，其中所述固态成分的重量％对于所述多个颗粒的重量％的所述比率大约在1:0.5～1:2的范围内。4.如权利要求1所述的蚀刻掩模，其中所述多个颗粒是从以下所组成的群组中选择的多个颗粒：二氧化硅(SiO2)颗粒、氧化铝(Al2O3)颗粒、涂覆氧化铝的硅颗粒、聚四氟乙烯(PTFE)颗粒及它们的组合。5.如权利要求1所述的蚀刻掩模，其中所述水溶性基质是从以下所组成的群组中选择的水溶性基质：基于聚乙烯醇(PVA)的水溶性基质、基于聚乙烯氧化物的水溶性基质、基于聚乙二醇的水溶性基质以及基于聚丙烯酰胺的水溶性基质。6.如权利要求1所述的蚀刻掩模，其中所述水溶性基质包括大约10～40重量％的固态成分，且剩余部分为水。7.一种切割半导体晶片的方法，所述半导体晶片包括多个集成电路，所述方法包括：在所述半导体晶片上方形成掩模，所述掩模包括水溶性基质和多个颗粒，所述水溶性基质基于固态成分和水，所述多个颗粒分散遍布所述水溶性基质，其中所述固态成分的重量％对于所述多个颗粒的重量％的比率大约在1:0.1～1:4的范围内；用激光划线处理将所述掩模图案化以提供具有缝隙的图案化的掩模，从而暴露出所述半导体晶片的在所述集成电路之间的区域；以及等离子体蚀刻所述半导体晶片穿过所述图案化的掩模中的所述缝隙以切单所述集成电路，其中在所述等离子体蚀刻期间，所述图案化...

【专利技术属性】
技术研发人员：W·李，J·S·帕帕努，R·克里希纳穆希，P·库马尔，B·伊顿，A·库马尔，A·N·雷纳，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US