【技术实现步骤摘要】
【国外来华专利技术】各向异性导电材料、电子元件、包含半导体元件的结构体及电子元件的制造方法
本专利技术涉及一种设置在支撑体上且具有使表征各向异性导电性的区域形成为规定的图案状的各向异性导电性部件的各向异性导电材料、具有各向异性导电性部件的电子元件、具有各向异性导电性部件的包含半导体元件的结构体及使用各向异性导电性部件的电子元件的制造方法，尤其涉及一种在芯片上晶片方式及晶片上晶片方式上优选的各向异性导电材料、具有各向异性导电性部件的电子元件、具有各向异性导电性部件的包含半导体元件的结构体及电子元件的制造方法。
技术介绍
在设置于绝缘性基材的微细孔中填充金属而成的金属填充微细结构体也是近年来在纳米技术上引起关注的领域之一，例如，期待将其用作各向异性导电性部件。该各向异性导电性部件插入于半导体元件等电子组件与电路基板之间，并仅通过加压便可获得电子组件与电路基板之间的电连接，因此作为半导体元件等电子组件等的电连接部件及进行功能检查时的检查用连接器等被广泛地使用。尤其，半导体元件等电子组件的小型化显著，如以往的引线接合等直接连接配线基板的方式、倒装芯片接合及热压接合等中，无法充分保证连接的稳定性。因此，作为电连接部件，各向异性导电性部件受到关注。例如，专利文献1中记载有一种各向异性导电性部件，其具备：绝缘性基材，由无机材料构成；包含导电性部件的多个导通路，其向绝缘性基材的厚度方向贯通，并以相互绝缘的状态设置；及粘合层，设置在绝缘性基材的表面。该各向异性导电性部件具有各导通路从绝缘性基材的表面突出的突出部分，各导通路的突出部分的端部从粘合层的表面露出或突出。以往技术文献专利文献专利文献1...
【技术保护点】
1.一种各向异性导电材料，其特征在于，具有支撑体及各向异性导电性部件，所述各向异性导电性部件为如下部件，其具备：绝缘性基材，由无机材料构成；及由导电材料构成的多个导通路，该多个导通路向所述绝缘性基材的厚度方向贯通，并以相互电绝缘的状态设置，所述各向异性导电性部件设置在所述支撑体上，且使表征各向异性导电性的区域形成为规定的图案状。
【技术特征摘要】
【国外来华专利技术】2016.05.27 JP 2016-106384;2016.08.09 JP 2016-156291.一种各向异性导电材料，其特征在于，具有支撑体及各向异性导电性部件，所述各向异性导电性部件为如下部件，其具备：绝缘性基材，由无机材料构成；及由导电材料构成的多个导通路，该多个导通路向所述绝缘性基材的厚度方向贯通，并以相互电绝缘的状态设置，所述各向异性导电性部件设置在所述支撑体上，且使表征各向异性导电性的区域形成为规定的图案状。2.根据权利要求1所述的各向异性导电材料，其中，通过所述各向异性导电性部件的有无，所述各向异性导电性部件使表征各向异性导电性的区域形成为规定的所述图案状。3.根据权利要求1所述的各向异性导电材料，其中，通过由所述导电材料构成的所述导通路的有无，所述各向异性导电性部件使表征各向异性导电性的区域形成为规定的所述图案状，所述导通路向所述绝缘性基材的厚度方向贯通，并以相互电绝缘的状态设置。4.根据权利要求1至3中任一项所述的各向异性导电材料，其中，在所述支撑体与所述各向异性导电性部件之间设置有剥离层。5.根据权利要求1至4中任一项所述的各向异性导电材料，其中，在所述支撑体上，在除了设置有所述各向异性导电性部件的区域以外的区域设置有透明绝缘体。6.根据权利要求1至5中任一项所述的各向异性导电材料，其中，所述支撑体为晶片形状。7.根据权利要求1至6中任一项所述的各向异性导电材料，其中，所述支撑体具有挠性且透明。8.一种电子元件，其特征在于，具有半导体芯片及各向异性导电性部件，所述半导体芯片具备设置有多个对准标记的元件区域，所述各向异性导电性部件为如下部件，其具备：绝缘性基材，由无机材料构成；及由导电材料构成的多个导通路，该多个导通路向所述绝缘性基材的厚度方向贯通，并以相互电绝缘的状态设置，所述各向异性导电性部件以光能够在所述元件区域的相当于至少两个所述对准标记的区域中透射的方式配置在所述半导体芯片上。9.根据权利要求8所述的各向异性导电材料，其中，所述各向异性导电性部件未配置于所述元件区域的相当于至少两个所述对准标记的区域中。10.根据权利要求8所述的各向异性导电材料，其中，所述各向异性导电性部件在所述元件区域的整个区域中配置有所述绝缘性基材，在所述元件区域的相当于至少两个所述对准标记的区域中，不存在所述绝缘性基材中的所述导通路。11.根据权利要求8至10中任一项所述的各向异性导电材料，其中，在所述半导体芯片上，在除了设置有所述各向异性导电性部件的区域以外的区域设置有透明绝缘体。12.根据权利要求8至11中任一项所述的各向异性导电材料，其中，所述各向异性导电性部件仅设置于所述半导体芯片的所述元件区域中的形成有电极的电极区域。13.一种包含半导体元件的结构体，其特征在于，具有：多个半导体芯片，具备设置有多个第一对准标记的第一元件区域；半导体晶片，具备多个设置有多个第二对准标记的第二元件区域；及多个各向异性导电性部件，所述各向异性导电性部件为如下部件，其具备：绝缘性基材，由无机材料构成；及由导电材料构成的多个导通路，该多个导通路向所述绝缘性基材的厚度方向贯通，并以相互电绝缘的状态设置，所述半导体芯片的所述第一元件区域与所述半导体晶片的所述第二元件区域经由所述各向异性导电性部件接合，且所述各向异性导电性部件以光能够在所述第一元件区域及所述第二元件区域的相当于至少两个所述对准标记的区域中透射的方式配置。14.根据权利要求13所述的包含半导体元件的结构体，其中，所述各向异性导电性部件未配置于所述第一元件区域及所述第二元件区域的相当于至少两个所述对准标记的区域。15.根据权利要求13所述的包含半导体元件的结构体，其中，所述各向异性导电性部件在所述第一元件区域及所述第二元件区域的整个区域配置有所述绝缘性基材，在所述第一元件区域及所述第二元件区域的相当于至少两个所述对准标记的区域中，不存在所述绝缘性基材中的所述导通路。16.根据权利要求13至15中任一项所述的包含半导体元件的结构体，其中，在所述半导体晶片上，在除了设置有所述各向异性导电性部件的区域以外的区域设置透明绝缘体。17.根据权利要求13至16中任一项所述的包含半导体元件的结构体，其中，所述各向异性导电性部件仅设置于所述半导体芯片的所述第一元件区域中的形成有电极的电极区域。18.一种电子元件的制造方法，其特征在于，针对具备多个设置有多个第一对准标记的第一元件区域的第一半导体晶片、将使表征各向异性导电性的区域形成为规定的图案状的各向异性导电性部件设置在支撑体上的各向异性导电材料、及具备设置有多个第二对准标记的第二元件区域的第二半导体晶片，具有如下工序：将所述各向异性导电材料的所述各向异性导电性部件接合于所述第一半导体晶片的所述第一元件区域，以使光能够在所述第一元件区域的相当于至少两个所述第一对准标记的区域中透射的工序；移除所述各向异性导电材料的所述支撑体的工序；关于所述第一半导体晶片，按每个所述第一元件区域进行单片化，获得多个半导体芯片的工序；以及使用所述半导体芯片的所述第一对准标记及所述第二对准标记进行所述半导体芯片与所述第二元件区域的位置对准，并经由所述各向异性导电性部件将所述半导体芯片接合于所述第二元件区域的工序。19.一种电子元件的制造方法，其特征在于，在具备设置有多个第一对准标记的第一元件区域的、多个半导体芯片及具备多个第二元件区域的第二半导体晶片中，具有如下工序：使用所述半导体芯片的所述第一对准标记及第二对准标记进行所述半导体芯片与所述第二元件区域的位置对准，并经由各向异性导电性部件将所述半导体芯片接合于所述第二元件区域的工序，所述第二元件区域具备多个所述第二对准标记，且设置有使表征各向异性导电性的区域形成为规定的图案状以使光能够在相当于至少两个所述第二对准标记的区域中透射的所述各向异性导电性部件。20.根据权利要求18或19所述的电子元件的制造方法，其中，该电子元件的制造方法具有将接合有所述半导体芯片的所述第二半导体晶片按每个所述第二元件区域进行单片化的工序。21.根据权利要求18至20中任一项所述的电子元件的制造方法，其中，所述各向异性导电性部件为如下部件，其具备：绝缘性基材，由无机材料构成；及由导电材料构成的多个导通路，该多个导通路向所述绝缘性基材的厚度方向贯通，并以相互电绝缘的状态设置。22.根据权利要求18至21中任一项所述的电子元件的制造方法，其中，将所述半导体芯片接合于所述第二元件区域的工序包含：将所有所述半导体芯片临时粘接于所述第二元件区域的工序；及将已进行临时粘接的所述半导体芯片全部汇总一次性接合于所述第二半导体晶片的所述第二元件区域的工序。23.根据权利要求18至21中任一项所述的电子元件的制造方法，其中，在将所述半导体芯片接合于所述第二元件区域的工序中，将所述半导体芯片一个一个地接合于所述第二半导体晶片的所述第二元件区域。24.一种电子元件的制造方法，将多个半导体芯片以多层接合于半导体晶...
【专利技术属性】
技术研发人员：堀田吉则，山下广祐，
申请(专利权)人：富士胶片株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。