多个上行链路端口设备制造技术

设备被提供有两个或更多个上行链路端口，其用于经由两个或更多个链路将设备连接到一个或多个插口，其中，插口中的每一个包括一个或多个处理核心，并且两个或更多个链路中的每一个都符合特定互连协议。设备还包括I/O逻辑，其用于：识别将被发送到一个或多个处理核心以进行处理的数据，确定与数据相关联的亲和属性，以及基于亲和属性来确定两个或更多个链路中的哪一个用于将数据发送到一个或多个处理核心。

【技术实现步骤摘要】
【国外来华专利技术】多个上行链路端口设备
概括而言，本公开内容涉及计算机开发领域，并且更具体而言，涉及配置计算机互连链路。
技术介绍
半导体处理和逻辑设计的进步已经允许增加集成电路设备上可以存在的逻辑的量。作为必然的结果，计算机系统配置已经从系统中单个或多个集成电路发展到个别集成电路上存在多个核心、多个硬件线程和多个逻辑处理器，以及集成在这样处理器内的其他接口。处理器或集成电路通常包括单个物理处理器管芯，其中，处理器管芯可以包括任何数量的核心、硬件线程、逻辑处理器、接口、存储器、控制器集线器等。作为用于在较小的封装中装配较大的处理能力的能力的结果，较小的计算设备已经越发普及。智能手机、平板计算机、超薄笔记本和其他用户装备已呈指数级增长。然而，这些较小的设备依赖于服务器，无论是对于数据存储还是对于超出形状因子的复杂处理。因此，高性能计算市场(即，服务器空间)中的需求也已经增加。例如，在现代服务器中，通常不仅存在具有多个核心的单个处理器，而且还存在用于增加计算能力的多个物理处理器(还被称为多个插口(socket))。但随着处理能力随着计算系统中设备的数量而增长，插口和其他设备之间的通信变得更加关键。附图说明图1示出了根据一个实施例的包括用于连接计算机系统中的I/O设备的串行点对点互连的系统的简化框图。图2示出了根据一个实施例的分层协议栈的简化框图。图3示出了事务描述符的实施例。图4示出了串行点对点链路的实施例。图5示出了潜在的多处理器系统配置的实施例。图6示出了多插口系统的实施例。图7A-7C示出了包括多上行链路端口设备的实施例。图8示出了对包括多上行链路端口设备的示例性系统的表示。图9示出了包括多核处理器的计算系统的框图的实施例。图10示出了包括多个处理器插口的计算系统的块的实施例。各个附图中同样的附图标记和名称指示同样的元素。具体实施方式在以下描述中，阐述了许多特定细节(例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定处理器管线阶段、特定互连层、特定分组/事务配置、特定事务名称、特定协议交换、特定链路宽度、特定实施方式和操作等的示例)，以便提供对本公开内容的透彻理解。然而，对于本领域技术人员而言可以显而易见的是，这些特定细节对于实践本公开内容的主题而言不一定需要被采用。在其他实例中，已经避免了对已知组件或方法(例如，特定和替代处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、低级互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实施方式、代码中算法的特定表达、特定断电和门控技术/逻辑以及计算机系统的其他特定操作细节)的详细描述，以便避免不必要地模糊本公开内容。尽管可以参考特定集成电路(例如,计算平台或微处理器)中的节能、能效、处理效率等来描述以下实施例，但是其他实施例也适用于其他类型的集成电路和逻辑设备。本文描述的实施例的类似技术和教导可以应用于也可以受益于这样的特征的其他类型的电路或半导体设备。例如，所公开的实施例不限于服务器计算机系统、桌上型计算机系统、膝上型计算机、UltrabooksTM，而是还可以用于其他设备(例如，手持式设备、智能手机、平板计算机、其他薄笔记本、片上系统(SOC)设备和嵌入式应用)中。手持式设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持式PC。这里，可以应用用于高性能互连的类似技术来提高低功率互连中的性能(或甚至节省功率)。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或任何其他可以执行以下教导的功能和操作的系统。此外，本文描述的装置、方法和系统不限于物理计算设备，而是还可以涉及针对节能和效率的软件优化。如可以在以下描述中变得显而易见的，本文描述的方法、装置和系统的实施例(无论是参考硬件、固件、软件或其组合)可以被认为对于用性能考虑因素平衡的“绿色技术”未来是至关重要的。随着计算系统的发展，其中的组件变得越来越复杂。用于在组件之间耦合和通信的互连架构的复杂性也已增加，以确保满足最佳组件操作的带宽需求。此外，不同的细分市场需要互连架构的不同方面以适应相应的市场。例如，服务器需要更高的性能，而移动生态系统有时能够为功率节省而牺牲整体性能。然而，大多数结构的单个目的是在最大功率节省的情况下提供最高性能。此外，各种不同的互连可以潜在地受益于本文描述的主题。根据本文描述的一个或多个原理(以及其他示例)，可以潜在地改进外围组件互连(PCI)快速(PCIe)互连结构架构和QuickPath互连(QPI)结构架构(以及其他示例)。例如，PCIe的主要目标是使来自不同供应商的组件和设备能够在开放式架构中互操作，以跨越多个细分市场；客户端(桌上型的和移动的)、服务器(标准的和企业的)以及嵌入式和通信设备。PCI快速是针对各种各样的未来的计算和通信平台而定义的高性能通用I/O互连。一些PCI属性(例如，其使用模型，加载-存储架构和软件接口)已通过其修订版被维护，而先前的并行总线实施方式已被高度可扩展的完全串行接口所取代。更近期的PCI快速的版本利用了点对点互连、基于交换机的技术和分组协议的优点，以递送新水平的性能和特征。功率管理、服务质量(QoS)、热插拔/热交换支持、数据完整性和错误处理在PCI快速支持的一些高级功能中。尽管本文的主要讨论是参考新的高性能互连架构(例如，UltraPath互连(UPI))，但是本文描述的本公开内容的各方面可以应用于其他互连架构，例如PCIe兼容架构、QPI兼容架构、MIPI兼容架构、高性能架构或其他已知的互连架构。参见图1，示出了由互连一组组件的点对点链路组成的结构的实施例。系统100包括耦合到控制器集线器115的处理器105和系统存储器110。处理器105可以包括任何处理元件，例如微处理器、主机处理器、嵌入式处理器、协处理器或其他处理器。处理器105通过前端总线(FSB)106耦合到控制器集线器115。在一个实施例中，FSB106是如以下描述的串行点对点互连。在另一实施例中，链路106包括符合不同互连标准的串行差分互连架构。系统100的一个或多个组件可以被提供有逻辑(以硬件和/或软件形式)以实现本文描述的特征。系统存储器110包括任何存储器设备，例如随机存取存储器(RAM)、非易失性(NV)存储器或可由系统100中的设备访问的其他存储器。系统存储器110通过存储器接口116耦合到控制器集线器115。存储器接口的示例包括双倍数据速率(DDR)存储器接口、双通道DDR存储器接口和动态RAM(DRAM)存储器接口。在一个实施例中，控制器集线器115可以包括(例如，PCIe互连层级中的)根集线器、根复合体(rootcomplex)或根控制器。控制器集线器115的示例包括芯片组、存储器控制器集线器(MCH)、北桥、互连控制器集线器(ICH)、南桥和根控制器/集线器。通常，术语芯片组指代是两个物理上分离的控制器集线器，例如，耦合到互连控制器集线器(ICH)的存储器控制器集线器(MCH)。注意，当前系统通常包括与处理器105集成的MCH，而控制器115用于以与以下描述的本文档来自技高网...

【技术保护点】
1.一种装置，包括：设备，包括两个或更多个上行链路端口，其用于经由两个或更多个链路将所述设备连接到一个或多个插口，其中，所述插口中的每一个包括一个或多个处理核心，并且所述两个或更多个链路中的每一个符合特定互连协议；以及I/O逻辑，其用于：识别将被发送到所述一个或多个处理核心以进行处理的数据；确定与所述数据相关联的亲和属性；以及基于所述亲和属性来确定所述两个或更多个链路中的哪一个用于将所述数据发送到所述一个或多个处理核心。

【技术特征摘要】
【国外来华专利技术】2016.07.01 US 15/200,2601.一种装置，包括：设备，包括两个或更多个上行链路端口，其用于经由两个或更多个链路将所述设备连接到一个或多个插口，其中，所述插口中的每一个包括一个或多个处理核心，并且所述两个或更多个链路中的每一个符合特定互连协议；以及I/O逻辑，其用于：识别将被发送到所述一个或多个处理核心以进行处理的数据；确定与所述数据相关联的亲和属性；以及基于所述亲和属性来确定所述两个或更多个链路中的哪一个用于将所述数据发送到所述一个或多个处理核心。2.如权利要求1所述的装置，其中，所述一个或多个插口包括两个或更多个插口，并且所述两个或更多个上行链路端口均连接到两个或更多个插口中的相应的插口。3.如权利要求2所述的装置，还包括分区逻辑，其用于将所述设备作为两个或更多个逻辑设备实例呈现给所述两个或更多个插口，其中，所述逻辑设备实例中的每一个对应于所述两个或更多个插口中的相应的插口并经由所述两个或更多个上行链路端口中的相应的上行链路端口进行连接。4.如权利要求3所述的装置，其中，所述分区逻辑用于选择性地实现将所述设备划分成所述两个或更多个逻辑设备实例。5.如权利要求1-4中任一项所述的装置，其中，所述特定互连协议适用于具有单个上行链路端口的设备。6.如权利要求1-5中任一项所述的装置，其中，所述I/O逻辑还用于识别在所述设备处接收的请求，所述数据将响应于所述请求而被发送，并且所述亲和属性对应于所述请求。7.如权利要求6所述的装置，其中，所述亲和属性包括请求者标识符，所述I/O逻辑还用于识别所述两个或更多个上行链路端口中的特定上行链路端口对应于所述请求者标识符，并且基于所述请求者标识符来在所述特定上行链路端口上发送所述数据。8.如权利要求7所述的装置，其中，所述请求者标识符标识所述处理核心中的特定处理核心。9.如权利要求6所述的装置，其中，所述请求在所述两个或更多个上行链路端口中的特定上行链路端口上被接收，并且所述数据将基于在所述特定上行链路端口上接收的所述请求而在所述特定上行链路端口上被发送。10.如权利要求6所述的装置，其中，所述请求包括来自所述设备的驱动程序的工作描述符，所述亲和属性包括由所述驱动程序插入所述工作描述符中的提示，并且所述I/O逻辑用于基于所述提示来确定所述数据将在所述两个或更多个上行链路端口中的特定上行链路端口上被发送。11.如权利要求1-10中任一项所述的装置，其中，所述两个或更多个上行链路端口用于连接到由两个或更多个链路连接的单个插口。12.如权利要求1-11中任一项所述的装置，还包括功率管理逻辑，其用于：针对所述两个或更多个链路中的对应于所述数据的发送的特定链路，确定到特定功率状态的链路状态转换；以及使所述两个或更多个链路中的另一链路也基于所述特定链路的所述链路状态转换而转换到所述特定功率状态。13.如权利要求1-12中任一项所述的装置，其中，所述特定互连协议包括基于外围组件快速互连(PCIe)的协议。14.如权利要求1-13中任一项所述的装置，其中，所述设备包括PCIe兼容设备。15.一种系统，包括：存储器；处理器；操作系统；特定驱动程序的第一实例，其中，所述特定驱动程序用于设备类型，并且所述特定驱动程序的所述第一实例被指派给第一互连链路以将所述处理器连接到所述设备的特定实例；所述特定驱动程序的第二实例，其中，所述特定驱动程序的所述第二实例被指派给第二互连链路以将所述处理器连接到所述设备的所述特定实例，其中，所述设备的所述特定实例包括两个或更多个上行链路端口，所述特定驱动程序的所述第一实例被指定为主要实例，并且所述操作系统使用所述特定驱动程序的所述第一实例来与所述设备的所述特定实例通信。16.如权利要求15所述的系统，其中，所述处理器包括多个插口，所述多个插口中的每一个包括一个或多个处理核心，所述第一互连链路将所述设备的所述特定实例连接到所述多个插口中的第一插口，并且所述第二互连链路将所述设备的所述特定实例连接到所述多个插口中的第二插口。17.如权利要求16所述的系统，其中，所述特定驱动程序的所述第一实例用于：确定工作请求对应于所述多个插口中的特定插口；将提示附加到所述工作请求，以识别由所述设备的所述特定实例针对所述工作请求生成的数据将在所述两个或更多个上行链路端口中的特定上...

【专利技术属性】
技术研发人员：D·D·夏尔马，A·瓦苏德万，D·哈里曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US