半导体装置、MOS电容器及其制造方法制造方法及图纸

本申请公开了一种半导体装置、MOS电容器及其制造方法，涉及半导体技术领域。该装置的制造方法包括：提供衬底结构，包括：在衬底上间隔开的第一和第二鳍片；在第一鳍片上的第一伪栅结构，包括第一伪栅电介质层及其上的第一伪栅；在第二鳍片上的第二伪栅结构，包括第二伪栅电介质层及其上的第二伪栅；以及在第一和第二伪栅结构周围的层间电介质层，其上表面与第一和第二伪栅的上表面基本齐平；去除第一伪栅的一部分以形成第一凹槽，并且去除第二伪栅结构以形成第二凹槽，第一伪栅的剩余部分的上表面高于第一鳍片的顶部的第一伪栅电介质层的上表面；以及在第一凹槽中形成第一金属栅极堆叠结构，并且在第二凹槽中形成第二金属栅极堆叠结构。

Semiconductor Device, MOS Capacitor and Its Manufacturing Method

The present application discloses a semiconductor device, a MOS capacitor and a manufacturing method thereof, which relates to the field of semiconductor technology. The fabrication method of the device includes: providing a substrate structure, including: the first and second fins spaced on the substrate; the first pseudo-gate structure on the first fin, including the first pseudo-gate dielectric layer and the first pseudo-gate thereon; the second pseudo-gate structure on the second fin, including the second pseudo-gate dielectric layer and the second pseudo-gate thereon; and the first and second pseudo-gate structure perimeter. The upper surface of the enclosed interlayer dielectric layer is basically flat with the upper surface of the first and second pseudo-gratings; the first part of the first pseudo-grating is removed to form the first groove, and the second pseudo-grating structure is removed to form the second groove; the upper surface of the remaining part of the first pseudo-grating is higher than the upper surface of the first pseudo-grating dielectric layer on the top of the first fin; and the first metal is formed in the first groove. A gate stacking structure is formed and a second metal gate stacking structure is formed in the second groove.

【技术实现步骤摘要】
半导体装置、MOS电容器及其制造方法
本申请涉及半导体
，尤其涉及一种半导体装置、MOS(金属-氧化物-半导体)电容器及其制造方法。
技术介绍
后栅极(gate-last)高k(电介质常数)金属栅极工艺已经成为当前鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)工艺流程的标准工艺。在后栅极工艺中，首先形成伪栅电介质层和伪栅，然后形成源区和漏区，之后用高k电介质层和金属栅极替代伪栅电介质层和伪栅。
技术实现思路
本申请的一个目的在于提出一种适于FinFET工艺的MOS电容器及其制造方法。根据本申请的一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：在衬底上间隔开的第一鳍片和第二鳍片；在所述第一鳍片上的第一伪栅结构，包括在所述第一鳍片上的第一伪栅电介质层和在所述第一伪栅电介质层上的第一伪栅；在所述第二鳍片上与所述第一伪栅结构间隔开的第二伪栅结构，包括在所述第二鳍片上的第二伪栅电介质层和在所述第二伪栅电介质层上的第二伪栅；以及在所述第一伪栅结构和所述第二伪栅结构周围的层间电介质层，所述层间电介质层的上表面与所述第一伪栅和所述第二伪栅的上表面基本齐平；去除所述第一伪栅的一部分以形成第一凹槽，并且去除所述第二伪栅结构以形成第二凹槽，所述第一伪栅的剩余部分的上表面高于所述第一鳍片的顶部的第一伪栅电介质层的上表面；以及在所述第一凹槽中形成第一金属栅极堆叠结构，并且在所述第二凹槽中形成第二金属栅极堆叠结构。在一个实施例中，所述去除所述第一伪栅的一部分以形成第一凹槽，并且去除所述第二伪栅结构以形成第二凹槽包括：执行第一刻蚀，所述第一刻蚀使得所述第一伪栅的一部分被去除以形成所述第一凹槽，并且使得所述第二伪栅的一部分被去除以形成第三凹槽；执行第二刻蚀，所述第二刻蚀使得所述第二伪栅的剩余部分被去除以形成第四沟槽；以及执行第三刻蚀，所述第三刻蚀使得所述第二伪栅电介质层被去除，从而形成所述第二凹槽。在一个实施例中，所述执行第二刻蚀包括：在所述第一凹槽的底部和侧壁上形成掩模层；以及以所述掩模层为掩模执行所述第二刻蚀。在一个实施例中，所述方法还包括：在形成所述掩模层之后，在所述第一凹槽的侧壁上的掩模层上形成间隔物层。在一个实施例中，所述第三刻蚀还使得所述第一凹槽的底部上的掩模层被去除。在一个实施例中，所述掩模层的材料包括氧化物；所述间隔物层的材料包括氮化物。在一个实施例中，所述第一伪栅的剩余部分包括第一部分和第二部分，所述第一部分的上表面与所述层间电介质层的上表面基本齐平，所述第二部分的上表面为所述第一凹槽的底部。在一个实施例中，所述方法还包括：形成延伸到所述第一部分的接触件。在一个实施例中，所述方法还包括：在所述第一凹槽中形成第一金属栅极堆叠结构之前，对所述第一凹槽底部下的所述第一伪栅的剩余部分进行掺杂。在一个实施例中，所述第一金属栅极堆叠结构包括：第一界面层，在所述第一凹槽的底部上；第一栅极电介质层，在所述第一界面层和所述第一凹槽的侧壁上；以及第一金属栅极，在所述第一栅极电介质层上。在一个实施例中，所述第二金属栅极堆叠结构包括：第二界面层，在所述第二鳍片的表面上；第二栅极电介质层，在所述第二界面层、所述第二凹槽的底部和侧壁上；以及第二金属栅极，在所述第二栅极电介质层上。根据本申请的另一方面，提供了一种MOS电容器的制造方法，包括：提供衬底结构，所述衬底结构包括：在衬底上的鳍片；在所述鳍片上的伪栅结构，包括在所述鳍片上的伪栅电介质层和在所述伪栅电介质层上的伪栅；以及在所述伪栅结构周围的层间电介质层，所述层间电介质层的上表面与所述伪栅的上表面基本齐平；去除所述伪栅的一部分以形成凹槽，所述伪栅的剩余部分的上表面高于所述鳍片的顶部的伪栅电介质层的上表面；以及在所述凹槽中形成金属栅极堆叠结构。在一个实施例中，所述伪栅的剩余部分包括第一部分和第二部分，所述第一部分的上表面与所述层间电介质层的上表面基本齐平，所述第二部分的上表面为所述凹槽的底部。在一个实施例中，所述方法还包括：形成延伸到所述第一部分的接触件。在一个实施例中，所述方法还包括：在所述凹槽中形成金属栅极堆叠结构之前，在所述凹槽的侧壁上形成间隔物层。在一个实施例中，所述方法还包括：在所述凹槽中形成金属栅极堆叠结构之前，对所述凹槽底部下的所述伪栅的剩余部分进行掺杂。在一个实施例中，所述金属栅极堆叠结构包括：界面层，在所述凹槽的底部上；栅极电介质层，在所述界面层和所述凹槽的侧壁上；以及金属栅极，在所述栅极电介质层上。根据本申请的又一方面，提供了一种MOS电容器，包括：在衬底上的第一鳍片；第一伪栅结构，在所述第一鳍片上，包括：在所述第一鳍片上的第一伪栅电介质层以及在所述第一伪栅电介质层上的第一伪栅；层间电介质层，在所述第一伪栅结构周围，具有露出所述第一伪栅的第一凹槽；以及第一金属栅极堆叠结构，在所述第一凹槽中。在一个实施例中，所述第一伪栅包括：第一部分，上表面与所述层间电介质层的上表面基本齐平；以及第二部分，上表面为所述第一凹槽的底部。在一个实施例中，所述MOS电容器还包括：延伸到所述第一部分的接触件。在一个实施例中，所述第一金属栅极堆叠结构包括：第一界面层，在所述第一凹槽的底部上；第一栅极电介质层，在所述第一界面层和所述第一凹槽的侧壁上；以及第一金属栅极，在所述第一栅极电介质层上。在一个实施例中，所述MOS电容器还包括：间隔物层，在所述第一凹槽的侧壁与所述第一栅极电介质层之间。根据本申请的再一方面，提供了一种半导体装置，包括：上述任意一个实施例所述的MOS电容器。在一个实施例中，所述装置还包括：在所述衬底上与所述第一鳍片间隔开的第二鳍片；所述层间电介质层还在所述第二鳍片周围，并且具有露出所述第二鳍片的第二凹槽；以及第二金属栅极堆叠结构，在所述第二凹槽中。在一个实施例中，所述第二金属栅极堆叠结构包括：第二界面层，在所述第二鳍片的表面上；第二栅极电介质层，在所述第二界面层、所述第二凹槽的底部和侧壁上；以及第二金属栅极，在所述第二栅极电介质层上。本申请实施例提出了一种适于FinFET工艺的MOS电容器的制造方法，在基于第二鳍片形成FinFET的工艺过程中保留了第一伪栅电介质层和第一伪栅的一部分，从而在形成FinFET的过程中形成了MOS电容器。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。附图说明附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图；图2-图11示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图；图12是根据本申请一个实施例的MOS电容器的制造方法的简化流程图；图13-图20示出了根据本申请一个实施例的MOS电容器的制造方法的各个阶段的示意图。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：在衬底上间隔开的第一鳍片和第二鳍片；在所述第一鳍片上的第一伪栅结构，包括在所述第一鳍片上的第一伪栅电介质层和在所述第一伪栅电介质层上的第一伪栅；在所述第二鳍片上与所述第一伪栅结构间隔开的第二伪栅结构，包括在所述第二鳍片上的第二伪栅电介质层和在所述第二伪栅电介质层上的第二伪栅；以及在所述第一伪栅结构和所述第二伪栅结构周围的层间电介质层，所述层间电介质层的上表面与所述第一伪栅和所述第二伪栅的上表面基本齐平；去除所述第一伪栅的一部分以形成第一凹槽，并且去除所述第二伪栅结构以形成第二凹槽，所述第一伪栅的剩余部分的上表面高于所述第一鳍片的顶部的第一伪栅电介质层的上表面；以及在所述第一凹槽中形成第一金属栅极堆叠结构，并且在所述第二凹槽中形成第二金属栅极堆叠结构。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：在衬底上间隔开的第一鳍片和第二鳍片；在所述第一鳍片上的第一伪栅结构，包括在所述第一鳍片上的第一伪栅电介质层和在所述第一伪栅电介质层上的第一伪栅；在所述第二鳍片上与所述第一伪栅结构间隔开的第二伪栅结构，包括在所述第二鳍片上的第二伪栅电介质层和在所述第二伪栅电介质层上的第二伪栅；以及在所述第一伪栅结构和所述第二伪栅结构周围的层间电介质层，所述层间电介质层的上表面与所述第一伪栅和所述第二伪栅的上表面基本齐平；去除所述第一伪栅的一部分以形成第一凹槽，并且去除所述第二伪栅结构以形成第二凹槽，所述第一伪栅的剩余部分的上表面高于所述第一鳍片的顶部的第一伪栅电介质层的上表面；以及在所述第一凹槽中形成第一金属栅极堆叠结构，并且在所述第二凹槽中形成第二金属栅极堆叠结构。2.根据权利要求1所述的方法，其特征在于，所述去除所述第一伪栅的一部分以形成第一凹槽，并且去除所述第二伪栅结构以形成第二凹槽包括：执行第一刻蚀，所述第一刻蚀使得所述第一伪栅的一部分被去除以形成所述第一凹槽，并且使得所述第二伪栅的一部分被去除以形成第三凹槽；执行第二刻蚀，所述第二刻蚀使得所述第二伪栅的剩余部分被去除以形成第四沟槽；以及执行第三刻蚀，所述第三刻蚀使得所述第二伪栅电介质层被去除，从而形成所述第二凹槽。3.根据权利要求2所述的方法，其特征在于，所述执行第二刻蚀包括：在所述第一凹槽的底部和侧壁上形成掩模层；以及以所述掩模层为掩模执行所述第二刻蚀。4.根据权利要求3所述的方法，其特征在于，还包括：在形成所述掩模层之后，在所述第一凹槽的侧壁上的掩模层上形成间隔物层。5.根据权利要求4所述的方法，其特征在于，所述第三刻蚀还使得所述第一凹槽的底部上的掩模层被去除。6.根据权利要求4所述的方法，其特征在于，所述掩模层的材料包括氧化物；所述间隔物层的材料包括氮化物。7.根据权利要求1所述的方法，其特征在于，所述第一伪栅的剩余部分包括第一部分和第二部分，所述第一部分的上表面与所述层间电介质层的上表面基本齐平，所述第二部分的上表面为所述第一凹槽的底部。8.根据权利要求7所述的方法，其特征在于，还包括：形成延伸到所述第一部分的接触件。9.根据权利要求1所述的方法，其特征在于，还包括：在所述第一凹槽中形成第一金属栅极堆叠结构之前，对所述第一凹槽底部下的所述第一伪栅的剩余部分进行掺杂。10.根据权利要求1所述的方法，其特征在于，所述第一金属栅极堆叠结构包括：第一界面层，在所述第一凹槽的底部上；第一栅极电介质层，在所述第一界面层和所述第一凹槽的侧壁上；以及第一金属栅极，在所述第一栅极电介质层上。11.根据权利要求1所述的方法，其特征在于，所述第二金属栅极堆叠结构包括：第二界面层，在所述第二鳍片的表面上；第二栅极电介质层，在所述第二界面层、所述第二凹槽的底部和侧壁上；以及第二金属栅极，在所述第二栅极电介质层上。12.一种MOS电容器的制造方法，其特...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31