一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述MOS器件区的所述半导体衬底上形成有栅极结构；在所述栅极结构两侧的预定形成源漏区的区域形成凹槽；在所述凹槽的底部和侧壁上形成掺杂材料层，其中，所述掺杂材料层中包括第一导电类型掺杂杂质或者第二导电类型掺杂杂质；进行退火处理，以使所述第一导电类型掺杂杂质或者所述第二导电类型掺杂杂质扩散到所述凹槽外侧的半导体材料中，以形成具有所述第一导电类型或者具有所述第二导电类型的轻掺杂漏区。

A Manufacturing Method of Semiconductor Devices

The invention provides a manufacturing method of a semiconductor device, which relates to the field of semiconductor technology. The semiconductor substrate includes: providing a semiconductor substrate, which includes a MOS device region, forming a gate structure on the semiconductor substrate of the MOS device region; forming a groove in a predetermined source-drain region on both sides of the gate structure; and forming a doping material layer on the bottom and side walls of the groove, wherein the doping material layer includes a doping miscellaneous of the first conductive type. A substance or a second conductive type doped impurity; annealing is performed to diffuse the first conductive type doped impurity or the second conductive type doped impurity into the semiconductor material outside the groove to form a light doped leakage zone with the first conductive type or the second conductive type.

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍式场效应晶体管(FinFET)的发展。典型地FinFET包括狭窄而独立的鳍片，鳍片在半导体衬底的表面延伸，例如，刻蚀到半导体衬底的硅层中。FinFET的沟道形成在该鳍片中，且鳍片之上及两侧带有栅极。相对于现有的平面晶体管，FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能。由于器件尺寸的不断缩小，FinFET器件的性能越来越依赖于外部电阻。为了降低轻掺杂漏区(LightlyDopedDrain，简称LDD)的扩展电阻，需要进行大剂量的离子注入，该离子注入会导致鳍片的非晶态化和损伤，进而对之后的外延层生长和自对准金属硅化物的性能产生负面影响。随着鳍片宽度的缩小，无定形硅不容易通过之后掺杂杂质退火激活工艺进行再生长结晶，进而导致孪晶形成(twinformation)和/或多晶硅形成，如何在没有无定形层形成的前提下实现高剂量掺杂剂掺杂入热的Si衬底是目前急需解决的技术问题之一。另外，目前生长的S/D应力外延层内具有大量的位错(dislocation)，在自对准金属硅化物生长工艺期间，NiPt或者Ti会通过这些位错形成管道(piping)传输，进而导致大的体漏电，上述问题均会显著降低器件的性能。因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述MOS器件区的所述半导体衬底上形成有栅极结构；在所述栅极结构两侧的预定形成源漏区的区域形成凹槽；在所述凹槽的底部和侧壁上形成掺杂材料层，其中，所述掺杂材料层中包括第一导电类型掺杂杂质或者第二导电类型掺杂杂质；进行退火处理，以使所述第一导电类型掺杂杂质或者所述第二导电类型掺杂杂质扩散到所述凹槽外侧的半导体材料中，以形成具有所述第一导电类型或者具有所述第二导电类型的轻掺杂漏区。进一步，所述MOS器件区包括PMOS器件区和NMOS器件区中的至少一个。进一步，所述MOS器件区包括PMOS器件区和NMOS器件区，在所述PMOS器件区和所述NMOS器件区的所述半导体衬底上均分别形成有所述栅极结构，在所述PMOS器件区和所述NMOS器件区均形成有所述凹槽，在所述PMOS器件区内的所述凹槽的底部和侧壁上形成包括P型掺杂杂质的掺杂材料层，在所述NMOS器件区内的所述凹槽的底部和侧壁上形成包括N型掺杂杂质的掺杂材料层。进一步，在形成所述栅极结构之前，在所述半导体衬底上还形成有鳍片，所述栅极结构形成在所述半导体衬底上并横跨所述鳍片，所述凹槽形成在所述栅极结构两侧的所述鳍片内预定形成源漏区的区域。进一步，在形成所述栅极结构之前，还包括在所述半导体衬底的表面上形成隔离结构的步骤，所述隔离结构的顶面低于所述鳍片的顶面。进一步，形成在PMOS器件区内的所述凹槽的底部与所述隔离结构的顶面齐平，形成在NMOS器件区内的所述凹槽的底部高于所述隔离结构的顶面。进一步，所述MOS器件区包括第一MOS器件区和第二MOS器件区，形成所述凹槽的方法包括以下步骤：在所述第一MOS器件区内的所述栅极结构两侧的所述鳍片内预定形成源漏区的区域形成所述凹槽；在所述第二MOS器件区内的所述栅极结构两侧的所述鳍片内预定形成源漏区的区域形成所述凹槽。进一步，在所述第一MOS器件区内形成所述凹槽的方法包括以下步骤：形成偏移侧墙材料层以覆盖所述第一MOS器件区内的所述栅极结构和所述鳍片以及所述第二MOS器件区内的所述栅极结构和所述鳍片；形成第一掩膜层，以覆盖所述第二MOS器件区，露出所述第一MOS器件区；蚀刻去除位于所述第一MOS器件区内的部分所述偏移侧墙材料层，以在所述第一MOS器件区内的所述栅极结构的两侧壁上形成第一偏移侧墙；在所述第一MOS器件区内的所述栅极结构两侧的所述鳍片内预定形成源漏区的区域形成所述凹槽；去除所述第一掩膜层。进一步，去除所述第一掩膜层之后，形成所述掺杂材料层之前，还包括以下步骤：形成第二掩膜层，以覆盖所述第一MOS器件区，露出所述第二MOS器件区；蚀刻去除位于所述第二MOS器件区内的部分所述偏移侧墙材料层，以在第二MOS器件区内的所述栅极结构的两侧壁上形成第二偏移侧墙；在所述第二MOS器件区内的所述栅极结构两侧的所述鳍片内预定形成源漏区的区域形成所述凹槽；去除所述第二掩膜层。进一步，在所述第一MOS器件区或所述第二MOS器件区为NMOS器件区时，在第一MOS器件区内或所述第二MOS器件区内露出的鳍片的侧壁上保留有部分所述偏移侧墙材料层。进一步，所述掺杂材料层包括形成在所述第一MOS器件区内的第一掺杂材料层以及形成在所述第二MOS器件区内的第二掺杂材料层，形成所述掺杂材料层的方法包括以下步骤：形成所述第一掺杂材料层，以覆盖所述半导体衬底，所述第一掺杂材料层包括第一导电类型掺杂杂质；去除所述第一掺杂材料层位于所述第二MOS器件区内的部分，剩余的所述第一掺杂材料层覆盖所述第一MOS器件区内的所述凹槽的底部和侧壁；形成第二掺杂材料层，以覆盖所述第二MOS器件区内的所述凹槽的底部和侧壁，其中，所述第二掺杂材料层包括第二导电类型掺杂杂质。进一步，在形成第一掺杂材料层之后，去除所述第一掺杂材料层位于所述第二MOS器件区内的部分之前，还包括在所述第一掺杂材料层表面形成第一覆盖层的步骤。进一步，在形成所述第二掺杂材料层之后，还包括在所述第二掺杂材料层表面形成第二覆盖层的步骤。进一步，在所述退火处理的步骤之后，还包括以下步骤：去除所述掺杂材料层；在所述凹槽中形成外延层。进一步，在所述MOS器件区包括PMOS器件区和NMOS器件区时，所述外延层包括形成在所述PMOS器件区内的所述凹槽中的第一外延层和形成在所述NMOS器件区内的所述凹槽中的第二外延层，其中，形成外延层的方法包括以下步骤：去除位于所述PMOS器件内的所述掺杂材料层，保留位于所述NMOS器件区内的所述掺杂材料层；在所述PMOS器件区内的所述凹槽中形成所述第一外延层；形成第三覆盖层，以覆盖所述半导体衬底；去除所述NMOS器件区内的所述凹槽中的所述第三覆盖层和所述掺杂材料层，以露出所述NMOS器件区内的所述凹槽的表面；在所述NMOS器件区内的凹槽中形成所述第二外延层。进一步，在形成所述外延层之后，还包括以下步骤：进行离子注入，以在MOS器件区内形成源漏区。进一步，所述掺杂材料层包括玻璃层，其中，位于NMOS器件区内的所述掺杂材料层包括磷硅酸玻璃，位于PMOS器件区内的所述掺杂材料层包括硼硅酸玻璃。综上所述，根据本专利技术的制造方法，本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述MOS器件区的所述半导体衬底上形成有栅极结构；在所述栅极结构两侧的预定形成源漏区的区域形成凹槽；在所述凹槽的底部和侧壁上形成掺杂材料层，其中，所述掺杂材料层中包括第一导电类型掺杂杂质或者第二导电类型掺杂杂质；进行退火处理，以使所述第一导电类型掺杂杂质或者所述第二导电类型掺杂杂质扩散到所述凹槽外侧的半导体材料中，以形成具有所述第一导电类型或者具有所述第二导电类型的轻掺杂漏区。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述MOS器件区的所述半导体衬底上形成有栅极结构；在所述栅极结构两侧的预定形成源漏区的区域形成凹槽；在所述凹槽的底部和侧壁上形成掺杂材料层，其中，所述掺杂材料层中包括第一导电类型掺杂杂质或者第二导电类型掺杂杂质；进行退火处理，以使所述第一导电类型掺杂杂质或者所述第二导电类型掺杂杂质扩散到所述凹槽外侧的半导体材料中，以形成具有所述第一导电类型或者具有所述第二导电类型的轻掺杂漏区。2.如权利要求1所述的制造方法，其特征在于，所述MOS器件区包括PMOS器件区和NMOS器件区中的至少一个。3.如权利要求1所述的制造方法，其特征在于，所述MOS器件区包括PMOS器件区和NMOS器件区，在所述PMOS器件区和所述NMOS器件区的所述半导体衬底上均分别形成有所述栅极结构，在所述PMOS器件区和所述NMOS器件区均形成有所述凹槽，在所述PMOS器件区内的所述凹槽的底部和侧壁上形成包括P型掺杂杂质的掺杂材料层，在所述NMOS器件区内的所述凹槽的底部和侧壁上形成包括N型掺杂杂质的掺杂材料层。4.如权利要求1所述的制造方法，其特征在于，在形成所述栅极结构之前，在所述半导体衬底上还形成有鳍片，所述栅极结构形成在所述半导体衬底上并横跨所述鳍片，所述凹槽形成在所述栅极结构两侧的所述鳍片内预定形成源漏区的区域。5.如权利要求4所述的制造方法，其特征在于，在形成所述栅极结构之前，还包括在所述半导体衬底的表面上形成隔离结构的步骤，所述隔离结构的顶面低于所述鳍片的顶面。6.如权利要求5所述的制造方法，其特征在于，形成在PMOS器件区内的所述凹槽的底部与所述隔离结构的顶面齐平，形成在NMOS器件区内的所述凹槽的底部高于所述隔离结构的顶面。7.如权利要求4所述的制造方法，其特征在于，所述MOS器件区包括第一MOS器件区和第二MOS器件区，形成所述凹槽的方法包括以下步骤：在所述第一MOS器件区内的所述栅极结构两侧的所述鳍片内预定形成源漏区的区域形成所述凹槽；在所述第二MOS器件区内的所述栅极结构两侧的所述鳍片内预定形成源漏区的区域形成所述凹槽。8.如权利要求7所述的制造方法，其特征在于，在所述第一MOS器件区内形成所述凹槽的方法包括以下步骤：形成偏移侧墙材料层以覆盖所述第一MOS器件区内的所述栅极结构和所述鳍片以及所述第二MOS器件区内的所述栅极结构和所述鳍片；形成第一掩膜层，以覆盖所述第二MOS器件区，露出所述第一MOS器件区；蚀刻去除位于所述第一MOS器件区内的部分所述偏移侧墙材料层，以在所述第一MOS器件区内的所述栅极结构的两侧壁上形成第一偏移侧墙；在所述第一MOS器件区内的所述栅极结构两侧的所述鳍片内预定形成源漏区的区域形成所述凹槽；去除所述第一掩膜层。9.根据权利要求8所述的制造方法，其特征在于，去除所述第一掩膜层之后，形成所述掺杂材...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31