一种FinFET器件及其制作方法技术

本发明专利技术提供一种FinFET器件及其制作方法，所述方法包括:提供半导体衬底，所述半导体衬底上形成有多个虚拟鳍片；沉积隔离材料层，以完全填充所述虚拟鳍片之间的间隙；回刻蚀所述虚拟鳍片，以在所述隔离材料层之间形成第一凹槽；在所述第一凹槽内沉积鳍片材料层；回蚀刻部分所述鳍片材料层以形成第二凹槽；在所述第二凹槽中形成掩膜层；回蚀刻所述隔离材料层，以露出所述鳍片材料层的一部分，形成具有特定高度的鳍片结构；执行沟道停止离子注入，以形成穿通停止层。根据本发明专利技术提供的FinFET器件的制作方法，通过在鳍片结构上形成掩膜层，有效避免了在后续执行沟道停止离子注入过程中对所述鳍片结构造成损坏，从而提高了FinFET器件的性能和良率。

A FinFET Device and Its Fabrication Method

The invention provides a FinFET device and a manufacturing method thereof, which includes: providing a semiconductor substrate on which multiple virtual fins are formed; depositing an isolation material layer to fully fill the gap between the virtual fins; etching the virtual fins back to form a first groove between the isolation material layers; and depositing fin materials in the first groove. The fin material layer is etched back to form a second groove; the mask layer is formed in the second groove; the isolation material layer is etched back to expose a part of the fin material layer to form a fin structure with a specific height; and the channel stops ion ion ion ion implantation to form a through stop layer. According to the fabrication method of FinFET device provided by the invention, by forming a mask layer on the fin structure, the damage to the fin structure during the subsequent channel stop ion implantation process is effectively avoided, thereby improving the performance and yield of FinFET device.

【技术实现步骤摘要】
一种FinFET器件及其制作方法
本专利技术涉及半导体
，具体而言涉及一种FinFET器件及其制作方法。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应(SCE)，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制(electrostaticcontrol)方面的性能也更突出。在所述FinFET器件中由于源漏区(S/D)的部分消耗，需要形成穿通停止层来控制所述鳍片底部源漏区的穿通现象(punchthrough)，通常采用沟道停止离子注入(channelstopIMP)形成所述穿通停止层，然而随着鳍片尺寸的减小，特别是缩小至5nm及以下工艺节点时，沟道停止离子注入会对鳍片造成损坏。为了解决上述问题，需要对FinFET器件的制备方法作进一步的改进，以提高FinFET器件的性能和良率。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提供一种FinFET器件的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有多个虚拟鳍片；沉积隔离材料层，以完全填充所述虚拟鳍片之间的间隙；回刻蚀所述虚拟鳍片，以在所述隔离材料层之间形成第一凹槽；在所述第一凹槽内沉积鳍片材料层；回蚀刻所述隔离材料层，以露出所述鳍片材料层的一部分，形成具有特定高度的鳍片结构；回蚀刻部分所述鳍片材料层以形成第二凹槽；在所述第二凹槽中形成掩膜层；执行沟道停止离子注入，以形成穿通停止层。进一步，选用横向扩散离子注入的方法进行沟道停止离子注入。进一步，所述鳍片材料层包括SiGe层。进一步，所述鳍片材料层包括III-V族半导体材料层。进一步，所述隔离材料层包括氧化硅层。进一步，形成所述隔离材料层的方法包括流动式化学气相沉积法。进一步，回刻蚀所述虚拟鳍片至所述半导体衬底之上、所述隔离材料层的顶面以下。进一步，在执行沟道停止离子注入，以形成穿通停止层之后还包括执行退火处理的步骤。进一步，在执行沟道停止离子注入，以形成穿通停止层之后还包括去除所述掩膜层的步骤。另外，本专利技术还提供了一种FinFET器件，包括：半导体衬底；在所述半导体衬底上形成有多个鳍片结构，其中，所述鳍片结构包括SiGe或III-V族半导体材料；位于所述鳍片结构底部的穿通停止层；位于所述多个鳍片结构之间的隔离材料层。根据本专利技术提供的FinFET器件的制作方法，通过在鳍片结构上形成掩膜层，有效避免了在后续执行沟道停止离子注入过程中对所述鳍片结构造成损坏，从而提高了FinFET器件的性能和良率。附图说明通过结合附图对本专利技术实施例进行更详细的描述，本专利技术的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与本专利技术实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中，相同的参考标号通常代表相同部件或步骤。附图中：图1是根据本专利技术示例性实施例一的一种FinFET器件的制作方法的示意性流程图。图2A-2I是根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应(SCE)，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制(electrostaticcontrol)方面的性能也更突出。在所述Fin本文档来自技高网...

【技术保护点】
1.一种FinFET器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底，所述半导体衬底上形成有多个虚拟鳍片；沉积隔离材料层，以完全填充所述虚拟鳍片之间的间隙；回刻蚀所述虚拟鳍片，以在所述隔离材料层之间形成第一凹槽；在所述第一凹槽内沉积鳍片材料层；回蚀刻部分所述鳍片材料层以形成第二凹槽；在所述第二凹槽中形成掩膜层；回蚀刻所述隔离材料层，以露出所述鳍片材料层的一部分，形成具有特定高度的鳍片结构；执行沟道停止离子注入，以形成穿通停止层。

【技术特征摘要】
1.一种FinFET器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底，所述半导体衬底上形成有多个虚拟鳍片；沉积隔离材料层，以完全填充所述虚拟鳍片之间的间隙；回刻蚀所述虚拟鳍片，以在所述隔离材料层之间形成第一凹槽；在所述第一凹槽内沉积鳍片材料层；回蚀刻部分所述鳍片材料层以形成第二凹槽；在所述第二凹槽中形成掩膜层；回蚀刻所述隔离材料层，以露出所述鳍片材料层的一部分，形成具有特定高度的鳍片结构；执行沟道停止离子注入，以形成穿通停止层。2.如权利要求1所述的方法，其特征在于，选用横向扩散离子注入的方法进行沟道停止离子注入。3.如权利要求1所述的方法，其特征在于，所述鳍片材料层包括SiGe层。4.如权利要求1所述的方法，其特征在于，所述鳍片材料层包括III-V族半导体材料层。5.如权利要求...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31