半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供第一基底部；在所述第一基底部上形成牺牲层；在部分所述牺牲层上形成鳍部，所述鳍部的材料与牺牲层的材料不同；形成所述鳍部之后，采用至少两次替位工艺去除牺牲层并形成介质结构，使介质结构替代所述牺牲层。所述方法能够形成位于介质结构上的鳍部。

Semiconductor Structure and Its Formation Method

A semiconductor structure and a forming method thereof include: providing a first base; forming a sacrificial layer on the first base; forming fins on the sacrificial layer on part of the sacrificial layer, the material of the fin is different from that of the sacrificial layer; after forming the fin, removing the sacrificial layer by at least two substitution processes and forming a dielectric structure to replace the said dielectric structure. Sacrificial layer. The method can form a fin located on a dielectric structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
绝缘体上硅(SOI，SiliconOnInsulator)衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅相比，SOI衬底具有很多的优势：采用SOI衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，消除了体硅集成电路中的寄生拴锁效应。目前较为成熟的SOI衬底的形成工艺主要有三种，具体为注氧隔离(SIMOX，SeparationbyImplantedOxygen)工艺、硅片键合工艺和智能剥离(SmartCut)工艺。随着对SOI的研究进一步的深入，为了提高SOI的电学性能，超薄绝缘体上硅(ETSOI，ExtremelyThinSOI)衬底已成为集成电路制造的新衬底。所述ETSOI衬底的位于绝缘层表面的顶部硅层很薄，利用所述ETSOI衬底形成的MOS晶体管具有非常小的短沟道效应。然而，现有技术制备的SOI衬底的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高SOI衬底的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供第一基底部；在所述第一基底部上形成牺牲层；在部分所述牺牲层上形成鳍部，所述鳍部的材料与牺牲层的材料不同；形成所述鳍部之后，采用至少两次替位工艺去除牺牲层并形成介质结构，使所述介质结构替代所述牺牲层。可选的，所述牺牲层的材料包括单晶半导体材料。可选的，所述半导体单晶材料包括：硅锗或者碳化硅。可选的，所述牺牲层的形成工艺包括：第二外延生长工艺。可选的，所述牺牲层的厚度为：1纳米～1000纳米。可选的，沿平行于基底表面的方向上，所述鳍部的尺寸为：1纳米～100纳米；沿垂直于基底表面的方向上，所述鳍部的尺寸为：1纳米～200纳米；所述鳍部的侧壁与基底表面的夹角为：70度～90度。可选的，所述鳍部的形成步骤包括：在所述牺牲层上形成第二基底部，所述第二基底部的材料与牺牲层的材料不同；图形化所述第二基底部，形成所述鳍部。可选的，所述第二基底部的厚度为：1纳米～1000纳米。可选的，所述第二基底部的材料包括：硅、锗硅、碳硅或Ⅲ-Ⅴ族元素的单晶化合物；所述第二基底部的形成工艺包括：化学气相沉积工艺或者第一外延生长工艺。可选的，所述第二基底部的材料为硅，所述第一外延生长工艺的参数包括：外延气体包括硅烷，温度为700摄氏度～800摄氏度，时间为20分钟～50分钟。可选的，形成所述鳍部之后，形成介质结构之前，还包括：在所述第一基底部上形成隔离层，所述隔离层覆盖鳍部的侧壁，且暴露出鳍部的顶部表面。可选的，形成所述牺牲层之后，形成鳍部之前，还包括：在所述牺牲层上形成隔离层，所述隔离层内具有开口，所述开口底部暴露出部分牺牲层的顶部表面；所述鳍部的形成方法包括：在所述开口内形成鳍部，所述鳍部覆盖所述隔离层的侧壁，且暴露出牺牲层的顶部表面。可选的，所述鳍部的形成工艺包括：第一外延生长工艺；所述鳍部的材料包括：硅、锗硅、碳硅或Ⅲ-Ⅴ族元素的单晶化合物。可选的，所述替位步骤包括：在部分所述鳍部和隔离层上形成掩膜层；以所述掩膜层为掩膜，刻蚀隔离层和牺牲层，在所述牺牲层内形成暴露出第一基底部的开口，且所述开口延伸至所述鳍部底部；在所述开口内形成介质层，且部分所述介质层位于鳍部底部与第一基底部之间；形成所述介质层之后去除所述掩膜层；所述介质结构包括至少两种介质层，所述至少两种介质层的侧壁与相接触。可选的，所述开口的形成工艺包括：湿法刻蚀工艺或者各向同性干法刻蚀工艺。可选的，所述替位工艺的次数为：两次；采用两次替位工艺去除牺牲层并形成介质结构的步骤包括：进行第一次所述替位工艺，在第一次所述替位工艺中，在所述牺牲层内形成的开口为第一开口，在所述第一开口中形成的介质层为第一介质层；进行第二次所述替位工艺，在第二次所述替位工艺中，在所述牺牲层内形成的开口为第二开口，在所述第二开口中形成的介质层为第二介质层；所述第二开口与第一开口连通，且所述第二介质层的侧壁与第一介质层的侧壁相接触；所述介质结构包括：第一介质层和第二介质层。可选的，所述替位工艺的次数为：三次；采用三次替位工艺去除牺牲层并形成介质结构的步骤包括：进行第一次所述替位工艺，在第一次所述替位工艺中，在所述牺牲层内形成的开口为第一开口，在所述第一开口中形成的介质层为第一介质层；进行第二次所述替位工艺，在第二次所述替位工艺中，在所述牺牲层内形成的开口为第二开口，在所述第二开口中形成的介质层为第二介质层；进行第三次所述替位工艺，在第三次所述替位工艺中，在所述牺牲层内形成的开口为第三开口，在所述第三开口中形成的介质层为第三介质层；所述第一开口、第二开口与第三开口连通，且所述第一介质层的侧壁、第二介质层的侧壁和第三介质层的侧壁相接触；所述介质结构包括：第一介质层、第二介质层和第三介质层。可选的，所述介质结构的材料包括：氧化硅。可选的，形成所述介质结构之后，还包括：形成横跨鳍部的栅极结构；在所述栅极结构两侧的鳍部内形成源漏掺杂区。相应的，本专利技术还提供一种采用上述方法形成的一种半导体结构。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，在部分所述牺牲层上形成所述鳍部，可通过控制工艺参数，使得所述鳍部的厚度能够精确控制，且厚度均匀。形成所述鳍部之后，采用至少两次替位工艺去除牺牲层并形成介质结构，使所述介质结构替代所述牺牲层。在所述替位工艺过程中，由于牺牲层与第一基底部和鳍部的材料均不相同，使得牺牲层与第一基底部、以及牺牲层与鳍部均具有较大的刻蚀选择比，使得去除所述牺牲层较彻底。后续用介质结构替代牺牲层，因此，有利于形成位于介质结构上的鳍部。进一步，所述鳍部的形成步骤包括：在所述牺牲层上形成第二基底部。所述第二基底部的形成工艺包括：化学气相沉积工艺或者第一外延生长工艺，可通过控制工艺条件，精确控制第二基底部的厚度。而所述第二基底部用于形成鳍部，使得鳍部的厚度能够精确控制。进一步，利用介质结构替代所述牺牲层的步骤包括：两次或者两次以上的替代步骤。每次替代步骤中，在开口内形成的介质层在后续替代步骤中起到支撑鳍部的作用，因此，有利于形成位于介质结构上的鳍部。进一步，采用第二外延生长工艺形成所述牺牲层，使得牺牲层的厚度可根据工艺需求灵活调整，所述牺牲层的厚度决定后续形成的介质结构的厚度，因此，有利于形成位于不同厚度介质结构上的鳍部，以满足半导体器件的不同性能需求。附图说明图1至图4是一种半导体结构的形成方法各步骤的结构示意图；图5至图17是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式半导体结构的形成方法存在诸多问题，例如：SOI衬底的性能较差。现结合一种半导体结构的形成方法，分析SOI衬底的性能较差的原因：图1至图4是一种半导体结构的形成方法各步骤的结构示意图。请参考图1，提供第一单晶硅片10和第二单晶硅片11，所述第一单晶硅片10上具有氧化硅层12。请参考图2，将氢离子1通过氧化硅层12注入到部分第一单晶硅片10内。请参考图3，将所述氧化硅层12和第二单晶硅片11进行清洗后，将所述氧化硅层12与第二单晶硅本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供第一基底部；在所述第一基底部上形成牺牲层；在部分所述牺牲层上形成鳍部，所述鳍部的材料与牺牲层的材料不同；形成所述鳍部之后，采用至少两次替位工艺去除牺牲层并形成介质结构，使所述介质结构替代所述牺牲层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供第一基底部；在所述第一基底部上形成牺牲层；在部分所述牺牲层上形成鳍部，所述鳍部的材料与牺牲层的材料不同；形成所述鳍部之后，采用至少两次替位工艺去除牺牲层并形成介质结构，使所述介质结构替代所述牺牲层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括单晶半导体材料。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述单晶半导体材料包括：硅锗或者碳化硅。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成工艺包括：第二外延生长工艺。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度为：1纳米～1000纳米。6.如权利要求1所述的半导体结构的形成方法，其特征在于，沿平行于基底表面的方向上，所述鳍部的尺寸为：1纳米～100纳米；沿垂直于基底表面的方向上，所述鳍部的尺寸为：1纳米～200纳米；所述鳍部的侧壁与基底表面的夹角为：70度～90度。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部的形成步骤包括：在所述牺牲层上形成第二基底部，所述第二基底部的材料与牺牲层的材料不同；图形化所述第二基底部，形成所述鳍部。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二基底部的厚度为：1纳米～1000纳米。9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二基底部的材料包括：硅、锗硅、碳硅或Ⅲ-Ⅴ族元素的单晶化合物；所述第二基底部的形成工艺包括：化学气相沉积工艺或者第一外延生长工艺。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二基底部的材料为硅，所述第一外延生长工艺的参数包括：外延气体包括硅烷，温度为700摄氏度～800摄氏度，时间为20分钟～50分钟。11.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述鳍部之后，形成介质结构之前，还包括：在所述第一基底部上形成隔离层，所述隔离层覆盖鳍部的侧壁，且暴露出鳍部的顶部表面。12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层之后，形成鳍部之前，还包括：在所述牺牲层上形成隔离层，所述隔离层内具有开口，所述开口底部暴露出部分牺牲层的顶部表面；所述鳍部的形成方法包括：在所述开口内形成鳍部，所述鳍部覆盖所述隔离层的侧壁，且暴露出牺牲层的顶部表面。13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述鳍部的形成工艺包...

【专利技术属性】
技术研发人员：王文博，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11