The embodiments of the present disclosure relate to a method for manufacturing electronic devices and electronic devices, in which the first and second integrated circuit chips (2, 5) are face-to-face and stacked at a certain distance from each other, and multiple electrical connection columns (11) and at least one protective blocker (7, 28, 29, 35) are located between the chips, thereby providing a relative local area (9, 10) of the chips. The free space (8) is defined, and the encapsulation block (12) extends around the chip (2) with a smaller mounting surface and above the mounting surface of another chip (5); and the electric connecting column and the protective block are made of at least one identical metal material for synchronous manufacturing purposes.
【技术实现步骤摘要】
包括堆叠的芯片的电子器件本申请是于2015年9月16日提交的、申请号为201510591151.3、专利技术名称为“包括堆叠的芯片的电子器件”的中国专利技术专利申请的分案申请。
本专利技术涉及包括彼此堆叠的集成电路芯片的电子器件领域。
技术介绍
根据一个已知的实施例,电子器件包括由键合到具有更大尺寸的第二芯片上的第一芯片组成的堆叠,以及电连接晶片,第二芯片被键合到电连接晶片上并且电连接晶片具有大于该第二芯片的尺寸。第一芯片的正面焊盘通过第一弯曲的电连接线连接到第二芯片的正面焊盘。第二芯片的其他正面焊盘通过第二弯曲的电连接线连接到电连接晶片的正面焊盘。通常,第一芯片包含传感器,例如微机电系统,一般被称为MEMS,并且第二芯片包含用于处理来自传感器的信号的电子电路,并且经过处理的信号经由电连接晶片被传输至印刷电路板。第一和第二芯片以及第一和第二电连接线被嵌入到形成在电连接晶片的正面的包封块中,以保护电连接线以及传感器,特别是防护湿气。电子器件之后借助电连接珠或电连接柱固定在印刷电路板上。这样的电子器件具有的缺点在于体积庞大并且昂贵,这是由于其存在三个堆叠的元件、存在一般由金制成的电连接线、以及大量的操作被执行以便实施组装。
技术实现思路
本专利技术的目的在于产生一种具有较小的体积并且更易于制造的电子器件,使得其能够造价较低。一个实施例提供一种用于制造至少一个电子器件的方法,该电子器件包括彼此堆叠的第一和第二集成电路芯片。所述方法包括:通过至少一种金属的生长或电沉积在第一芯片的安装面的安装区上同时产生围绕所述安装面的区域的多个金属电连接柱以及至少一个保护性金属阻挡件 ...
【技术保护点】
1.一种用于制造至少一个电子器件的方法,所述至少一个电子器件包括彼此堆叠的第一集成电路芯片和第二集成电路芯片,所述方法包括:通过至少一种金属的生长或电沉积在第一芯片的安装面的安装区上同时产生围绕所述安装面的区域的多个金属电连接柱以及至少一个保护性金属阻挡件;将第二芯片放置在所述第一芯片上,使得所述第二芯片的安装面面对所述第一芯片的所述安装面,并且所述金属电连接柱和所述保护性金属阻挡件与所述第二芯片的安装区接触;将所述金属电连接柱和所述保护性金属阻挡件焊接至所述第二芯片的所述安装区,使得所述保护性金属阻挡件界定在所述第一芯片与所述第二芯片之间的密封的自由空间;以及在所述第一芯片周围以及在所述第二芯片的所述安装面的外围上施加涂层材料,并且使所述涂层材料固化以便产生包封块;其中所述保护性金属阻挡件为至少一个开口环的形式,所述至少一个开口环限定进入所述安装面的所述区域中的开口以及与所述至少一个开口环的端部和所述开口重叠的至少一个直线部分。
【技术特征摘要】
2014.11.21 FR 14612851.一种用于制造至少一个电子器件的方法,所述至少一个电子器件包括彼此堆叠的第一集成电路芯片和第二集成电路芯片,所述方法包括:通过至少一种金属的生长或电沉积在第一芯片的安装面的安装区上同时产生围绕所述安装面的区域的多个金属电连接柱以及至少一个保护性金属阻挡件;将第二芯片放置在所述第一芯片上,使得所述第二芯片的安装面面对所述第一芯片的所述安装面,并且所述金属电连接柱和所述保护性金属阻挡件与所述第二芯片的安装区接触;将所述金属电连接柱和所述保护性金属阻挡件焊接至所述第二芯片的所述安装区,使得所述保护性金属阻挡件界定在所述第一芯片与所述第二芯片之间的密封的自由空间;以及在所述第一芯片周围以及在所述第二芯片的所述安装面的外围上施加涂层材料,并且使所述涂层材料固化以便产生包封块;其中所述保护性金属阻挡件为至少一个开口环的形式,所述至少一个开口环限定进入所述安装面的所述区域中的开口以及与所述至少一个开口环的端部和所述开口重叠的至少一个直线部分。2.根据权利要求1所述的方法,包括:产生所述包封块使得所述包封块到达所述保护性金属阻挡件。3.根据权利要求1所述的方法,所述同时产生的步骤进一步包括:在所述第一芯片的所述安装面上形成掩模;通过所述掩模形成多个贯通开口;在所述多个贯通开口中产生所述多个金属电连接柱和所述至少一个保护性金属阻挡件;将焊接材料施加到所述电连接柱和所述至少一个保护性金属阻挡件;以及移除所述掩模。4.根据权利要求1所述的方法,其中所述至少一个开口环是连续的开口环。5.根据权利要求1所述的方法,其中所述至少一个开口环是朝向彼此开口设置的一对C形部分。6.一种电子器件,包括:第一集成电路芯片,被堆叠在第二集成电路芯片上,所述第一集成电路芯片的安装面朝向所述第二集成电路芯片的安装面并且与所述第二集成电路芯片的安装面相距一定距离设置;多个电连接柱以及至少一个保护性阻挡件,介于所述第一集成电路芯片的安装面与所述第二集成电路芯片的安装面之间,并且被固定到所述第一集成电路芯片的安装面和所述第二集成电路芯片的安装面,所述至少一个保护性阻挡件界定在所述安装面的相互相对的局部区域...
【专利技术属性】
技术研发人员:R·科菲,J·普吕沃,
申请(专利权)人:意法半导体格勒诺布尔二公司,
类型:发明
国别省市:法国,FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。