半导体装置的形成方法制造方法及图纸

本发明专利技术公开一种半导体装置的形成方法，其包含以下步骤。首先，在基底上形成材料层。并且，进行侧壁图案转移制作工艺，以在材料层上形成多个第一掩模图案，第一掩模图案平行地沿着第一方向延伸。接着，进行图案分裂制作工艺，移除一部分的第一掩模图案，以形成多个第二开口图案，第二开口图案平行地沿着第二方向延伸，并横跨第一掩模图案。然后，以剩余的第一掩模图案作为掩模进行图案化制作工艺，以在材料层形呈一阵列排列的多个图案。

Formation Method of Semiconductor Device

The invention discloses a method for forming a semiconductor device, which comprises the following steps. First, a material layer is formed on the base. In addition, a side wall pattern transfer fabrication process is carried out to form a plurality of first mask patterns on the material layer, and the first mask pattern extends parallel along the first direction. Then, a pattern splitting process is carried out to remove a part of the first mask pattern to form a plurality of second opening patterns, which extend in parallel along the second direction and across the first mask pattern. Then, the remaining first mask pattern is used as the mask to patternize the fabrication process so as to arrange multiple patterns in an array of layers of material.

【技术实现步骤摘要】
半导体装置的形成方法
本专利技术涉及一种半导体装置的制作工艺，特别是涉及一种利用多重图案化(multiplepatterning)制作工艺来形成半导体装置的制作工艺。
技术介绍
在半导体制作工艺中，一些微结构的制造，需要在半导体基材/膜层、介电材料层或金属材料层等适当的基材或材料层中，利用光刻及蚀刻等制作工艺，形成具有精确尺寸的微小图案。为达到此目的，在传统的半导体技术中，在目标材料层之上形成掩模层(masklayer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层。一般而言，掩模层例如是通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层。随着集成电路的复杂化，这些微小图案的尺寸不断地减小，所以用来产生特征图案的设备就必须满足制作工艺分辨率及叠对准确度(overlayaccuracy)的严格要求，单一图案化(singlepatterning)方法已无法满足制造微小线宽图案的分辨率需求或制作工艺需求。是以，如何改良该些微结构的现有制作工艺即为本领域现今的重要课题之一。
技术实现思路
本专利技术的一目的在于提供一种半导体装置的形成方法，其是利用多重图案化制作工艺，例如是侧壁图案转移(sidewallimagetransfer,SIT)技术与图案分裂(patternsplitting)技术等，分别形成相互交错的掩模图案与开口图案。由此，可在简化制作工艺与节省掩模数的前提下，形成布局相对密集且尺寸相对微小的半导体结构。为达上述目的，本专利技术的一实施例提供一种半导体装置的形成方法，其包含以下步骤。首先，在一个基底上形成一个材料层。并且，进行一侧壁图案转移(sidewallimagetransfer,SIT)制作工艺，以在该材料层上形成多个第一掩模图案，该些第一掩模图案平行地沿着一第一方向延伸。接着，进行一多重图案化(patternsplitting)制作工艺，移除一部分的该些第一掩模图案，以形成多个第二开口图案，该第二开口图案平行地沿着一第二方向延伸，并横跨该些第一掩模图案。然后，以剩余的该些第一掩模图案作为掩模进行一图案化制作工艺，以在该材料层形成多个图案，该些图案形成一阵列排列。整体来说，本专利技术是利用多重图案化制作工艺，例如是侧壁转移技术以及图案分裂技术，分别在一材料层上，例如是一硬掩模层及/或一目标层，形成掩模图案与开口图案。该些掩模图案与该些开口图案是分别沿着不同的方向延伸，并可选择互相垂直设置或仅交错设置，由此，原先形成的各掩模图案可在形成各开口图案的过程中被部分移除，而形成具有相同且规则形状(如平行四边形、矩形或正方形)的数个图案，且该些图案是成一阵列排列。据此，即可利用该些图案来图案化其下方的该材料层，而在该材料层内形成布局相对密集且尺寸相对微小的硬掩模图案及/或目标图案。因此，本专利技术提供的制作工艺可在简化制作工艺并节省光掩模的前提下，形成半导体装置的微结构。附图说明图1至图8为本专利技术第一优选实施例中半导体装置的形成方法的步骤示意图；其中图1为一半导体装置于形成第一掩模图案后的上视示意图；图2为一半导体装置于形成第一掩模图案后的剖面示意图；图3为一半导体装置于形成第一初始开口后的上视示意图；图4为一半导体装置于形成第一初始开口后的剖面示意图；图5为一半导体装置于形成第二初始开口后的上视示意图；图6为一半导体装置于形成第二初始开口后的剖面示意图；图7为一半导体装置于形成数个图案后的上视示意图；图8为一半导体装置于形成数个图案后的剖面示意图；图9为本专利技术优选实施例中半导体装置的剖面示意图；图10为本专利技术第二优选实施例中半导体装置的形成方法的步骤示意图；图11至图13为本专利技术第三优选实施例中半导体装置的形成方法的步骤示意图；图11为一半导体装置于形成第一初始开口后的上视示意图；图12为一半导体装置于形成第一初始开口后的剖面示意图；图13为一半导体装置于形成数个图案后的上视示意图。主要元件符号说明100基底层100a第一区域100b第二区域101基底102、104开口103介电层110目标层115导电图案130硬掩模层131第一硬掩模层133第二硬掩模层135第三硬掩模层150掩模层155、175掩模图案170掩模层171、171a掩模图案173、173b图案180、180a、180b开口图案181、181a、181b开口图案182、182a、182b开口图案190虚框210、220、250复合光致抗蚀剂211、221、251牺牲层212、222、252初始开口213、223、253掩模层215、225、255图案化光致抗蚀剂D1第一方向D2第二方向D3第三方向具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。请参照图1至图8，所绘示者为本专利技术第一优选实施例中，一半导体装置的形成方法的步骤示意图，其中，图1、图3、图5与图7为该半导体装置于形成阶段的上视示意图，其余附图则为该半导体装置于形成阶段中沿着图1、图3、图5与图7中切线A-A’、B-B’与C-C’的剖面示意图。首先，提供一基底层(substratelayer)100，其例如包含依序堆叠的一半导体基底(未绘示)，如硅基底(siliconsubstrate)、含硅基底(silicon-containingsubstrate)、外延硅基底(epitaxialsiliconsubstrate)、硅覆绝缘基底(silicon-on-insulatorsubstrate)等，及/或一介电层(未绘示)，如包含氧化硅、氮化硅、氮氧化硅等，但不以此为限。基底层100定义有一第一区域100a以及一第二区域100b，其上还进一步形成有由下而上依序堆叠的一目标层110、一硬掩模层130以及掩模层150等。该些堆叠层是同时覆盖在基底层100的第一区域100a与第二区域100b上，如图2所示。在本实施例中，硬掩模层130例如是具有一复合层结构，其可包含由下而上依序堆叠的第一硬掩模层131例如包含氮化硅(SiN)等材质，第二硬掩模层133例如包含APF膜(商品名，可自美国应用材料公司获得)等材质，以及第三掩模层135例如包含氮氧化硅(SiON)等材质，但并不限于此。在另一实施例中，该硬掩模层也可具有一单层结构，例如是仅包含单一膜层的硬掩模层(未绘示)，其可包含氮化硅、富硅氮化物、氮氧化硅、APF膜或碳化硅等。而位于硬掩模层130上方的掩模层150则较佳是包含与硬掩模层130之间具蚀刻选择的材质，如多晶硅(polysilicon)等。接着，在掩模层150上再形成掩模层170，其同样是同时覆盖在第一区域100a与第二区域100b上。然而，位于第一区域100a内的掩模层170事先经由一图案化制作工艺，而形成多个朝一第一方向D1延伸的掩模图案171，而位于第二区域100b内的掩模层170则是整体性地覆盖于掩模层150。其中，第一方向D1较佳是x方向或y方向以外的方向，使掩模图案171的延伸方向不等于x方向或y方向，如图1及图2所示。在一实施例中，掩模图案171的形成方式例如是通过一侧壁图案转移(sidew本文档来自技高网...

【技术保护点】
1.一种半导体装置的形成方法，其特征在于包含：在一个基底上形成一个材料层；进行一侧壁图案转移制作工艺，以在该材料层上形成多个第一掩模图案，该些第一掩模图案平行地沿着一第一方向延伸；进行一图案分裂制作工艺，移除一部分的该些第一掩模图案，以形成多个第二开口图案，该第二开口图案平行地沿着一第二方向延伸，并横跨该些第一掩模图案；以及以剩余的该些第一掩模图案作为掩模进行一图案化制作工艺，以在该材料层形成多个图案，该些图案形成一阵列排列。

【技术特征摘要】
1.一种半导体装置的形成方法，其特征在于包含：在一个基底上形成一个材料层；进行一侧壁图案转移制作工艺，以在该材料层上形成多个第一掩模图案，该些第一掩模图案平行地沿着一第一方向延伸；进行一图案分裂制作工艺，移除一部分的该些第一掩模图案，以形成多个第二开口图案，该第二开口图案平行地沿着一第二方向延伸，并横跨该些第一掩模图案；以及以剩余的该些第一掩模图案作为掩模进行一图案化制作工艺，以在该材料层形成多个图案，该些图案形成一阵列排列。2.依据权利要求1所述的半导体装置的形成方法，其特征在于，该图案分裂制作工艺包含：形成一个牺牲层与一个掩模层，覆盖在该第一掩模图案上，该牺牲层充填于各该第一掩模图案之间；部分移除该掩模层，以在该掩模层内形成多个第一初始开口，该些第一初始开口沿着该第二方向延伸；图案化该牺牲层以及该第一掩模图案，以形成一部分的该些第二开口图案；形成另一个牺牲层与另一个掩模层，覆盖在该第一掩模图案上，该另一牺牲层充填于各该第一掩模图案之间；部分移除该另一掩模层，以在该另一掩模层内形成多个第二初始开口，该些第二初始开口沿着该第二方向延伸；以及图案化该另一牺牲层以及该第一掩模图案，以形成另一部分的该些第二开口图案。3.依据权利要求1所述的半导体装置的形成方法，其特征在于，该图案分裂制作工艺包含：形成一个掩模结构，覆盖在该第一掩模图案上；部分移除该掩模结构，以在该掩模结构内形成多个第一初始开口，该些第一初始开口沿着该第二方向延伸；进一步移除该掩模结构，以在该掩模结构内形成多个第二初始开口，该些第二初始开口沿着该第二方向延伸；以及图案化该第一掩模图案，以形成该些第二开口图案。4.依据权利要求1所述的半导体装置的形成方法，其特征在于，该第二方向垂直于该第一方向。5.依据权利要求1所述的半导体装置的形成方法，其特征在于，该第二方向不垂直于该第一方向。6.依据权利要求1所述的半导体装置的形成方法，其特征在于，各该图案呈一平行四边形。7.依据权利要求1所述的半导体装置的形...

【专利技术属性】
技术研发人员：张峰溢，李甫哲，陈界得，张翊菁，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71