一种相位插值器的自动校准电路制造技术

本实用新型专利技术提供了一种相位插值器的自动校准电路，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟信号实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，调整相位插值器的输出时钟信号的相位值，最终使相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，使相位插值器产生特定的输出相位，有效提高输出信号的精度。

An Automatic Calibration Circuit for Phase Interpolator

The utility model provides an automatic calibration circuit of a phase interpolator. By comparing the phase information of the reference clock signal and the output clock signal of the phase interpolator, the phase difference of two clocks is generated. According to the received phase difference, the difference between the actual phase and the ideal phase of the output clock signal of the phase interpolator is obtained and then compensated, so as to generate the difference between the actual phase and the ideal phase of the output clock signal of the phase interpolator. When the phase interpolator works normally, the phase interpolator control unit generates control signals according to the compensation information, adjusts the phase value of the output clock signal of the phase interpolator, and finally calibrates the phase value of the output clock signal of the phase interpolator to reach or approach. Ideal phase makes the phase interpolator produce a specific output phase, which effectively improves the accuracy of the output signal.

【技术实现步骤摘要】
一种相位插值器的自动校准电路
本技术涉及电路设计
，更具体的说，是涉及一种相位插值器的自动校准电路。
技术介绍
在电路设计
中，PI(phaseinterpolator，相位插值器)因其输出的时钟信号具有高精度、相位可控性被广泛应用于集成电路中。随着数模混合电路速度的不断提高，对PI的电路精度的要求也不断提高。一般的PI中工艺偏差、寄生电容、寄生电阻对电路的影响不能忽略，常常导致输出信号相位的偏移，因而PI的精度受到影响。现有技术中，PI校准技术一般依赖片外其他组件进行，在小批量过程验证测试或大规模使用时，PI不能进行自校准，无法补偿工艺、电流、温度变化带来的精度损失，从而影响PI输出时钟信号的准确性。
技术实现思路
有鉴于此，本技术提供了一种相位插值器的自动校准电路，以解决现有技术中由于相位插值器不能进行自校准，无法补偿工艺、电流、温度变化带来的精度损失，从而影响相位插值器输出时钟信号的准确性的问题。为实现上述目的，本技术提供如下技术方案：一种相位插值器的自动校准电路，包括：相位插值器、鉴相器、相位插值器校准单元和相位插值器控制单元，其中：所述相位插值器分别与所述鉴相器和所述相位插值器控制单元相连，所述相位插值器校准单元与所述相位插值器控制单元相连，所述鉴相器与所述相位插值器校准单元相连；所述相位插值器接收参考时钟信号，通过数字控制码控制输出相位产生所述相位插值器的输出时钟信号；通过所述鉴相器比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号相位值的相位差，并将所述相位差发送至所述相位插值器校准单元；所述相位插值器校准单元根据所述相位差得到所述相位插值器的输出时钟信号的实际相位与理想相位的差值，根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息发送至所述相位插值器控制单元进行存储；在所述相位插值器正常工作时，所述相位插值器控制单元根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。进一步地，所述相位插值器包括：输入端、控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的控制端与所述相位插值器控制单元的输出端相连；所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；所述相位插值器校准单元的输出端与所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器控制单元进行存储。进一步地，所述相位插值器还与所述相位插值器校准单元相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或将所述补偿信息发送至所述相位插值器控制单元进行存储。进一步地，所述相位插值器包括：输入端、第一控制端、第二控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的第一控制端与所述相位插值器控制单元的输出端相连；所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；所述相位插值器校准单元的输出端分别与所述相位插值器的第二控制端和所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或，将所述补偿信息发送至所述相位插值器控制单元进行存储。进一步地，所述相位差为所述参考时钟信号的相位值和所述相位插值器的输出时钟信号的相位值的差值。进一步地，所述相位插值器通过数字控制码控制电流、电阻、电容的阵列产生权重值，生成所述相位插值器的输出时钟信号。经由上述的技术方案可知，与现有技术相比，本技术公开了一种相位插值器的自动校准电路，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，进而调整相位插值器的输出时钟信号的相位值，最终使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，从而使得相位插值器产生特定的输出相位，有效提高了输出信号的精度。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本技术实施例提供的一种相位插值器的自动校准电路示意图；图2为本技术实施例提供的一种相位插值器的自动校准电路信号流程图；图3为本技术实施例提供的另一种相位插值器的自动校准电路示意图；图4为本技术实施例提供的另一种相位插值器的自动校准电路信号流程图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术在片上根据环境的不同，可以进行相位插值器自校准工作，引入PD(phasedetector，鉴相器)、相位插值器校准单元和相位插值器控制单元，根据不同数字控制码下相位插值器输出时钟的相位值，通过鉴相器得知参考时钟信号的相位值和输出时钟相位的相位值的差值，进而得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，并进行存储。从而在相位插值器工作时调整其输出时钟信号的相位值，使输出时钟信号的相位值校准为达到或接近PI理想相位，确保相位插值器输出时钟信号的准确性。如图1所示，本技术实施例提供了一种相位插值器的自动校准电路，该电路具体包括：相位插值器1、鉴相器2、相位插值器校准单元3和相位插值器控制单元4，其中：相位插值器1分别与鉴相器2和相位插值器控制单元4相连；相位插值器校准单元3与相位插值器控制单元4相连；鉴相器2与相位插值器校准单元3相连；相位插值器1接收参考时钟信号Clk1，通过数字控制码控制输出相位产生相位插值器1的输出时钟信号Clk2；通过鉴相器2比较参考时钟信号Clk1和相位插值器的输出时钟信号Clk2，经过信息处理产生参考时钟信本文档来自技高网...

【技术保护点】
1.一种相位插值器的自动校准电路，其特征在于，包括：相位插值器、鉴相器、相位插值器校准单元和相位插值器控制单元，其中：所述相位插值器分别与所述鉴相器和所述相位插值器控制单元相连，所述相位插值器校准单元与所述相位插值器控制单元相连，所述鉴相器与所述相位插值器校准单元相连；所述相位插值器接收参考时钟信号，通过数字控制码控制输出相位产生所述相位插值器的输出时钟信号；通过所述鉴相器比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号相位值的相位差，并将所述相位差发送至所述相位插值器校准单元；所述相位插值器校准单元根据所述相位差得到所述相位插值器的输出时钟信号的实际相位与理想相位的差值，根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息发送至所述相位插值器控制单元进行存储；在所述相位插值器正常工作时，所述相位插值器控制单元根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。

【技术特征摘要】
1.一种相位插值器的自动校准电路，其特征在于，包括：相位插值器、鉴相器、相位插值器校准单元和相位插值器控制单元，其中：所述相位插值器分别与所述鉴相器和所述相位插值器控制单元相连，所述相位插值器校准单元与所述相位插值器控制单元相连，所述鉴相器与所述相位插值器校准单元相连；所述相位插值器接收参考时钟信号，通过数字控制码控制输出相位产生所述相位插值器的输出时钟信号；通过所述鉴相器比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号相位值的相位差，并将所述相位差发送至所述相位插值器校准单元；所述相位插值器校准单元根据所述相位差得到所述相位插值器的输出时钟信号的实际相位与理想相位的差值，根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息发送至所述相位插值器控制单元进行存储；在所述相位插值器正常工作时，所述相位插值器控制单元根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。2.根据权利要求1所述的电路，其特征在于，所述相位插值器包括：输入端、控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的控制端与所述相位插值器控制单元的输出端相连；所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器...

【专利技术属性】
技术研发人员：皮德义，刘昌，
申请(专利权)人：新港海岸北京科技有限公司，
类型：新型
国别省市：北京,11