A semiconductor package includes: a first layer of one or more first semiconductor chips each having a first surface, one or more first pads exposed to the first surface; a second layer of one or more second semiconductor chips placed above the first layer and each having a second surface, one or more second pads exposed to the second surface; and a first redistribution. Layer, which is electrically connected to one or more first pads between the first layer and the second layer. The first layer may comprise one or more first panel through holes extending through the base (panel) of the first layer and electrically connected to the first redistribution layer. In the semiconductor package of the invention, the semiconductor chip can be electrically connected to each other through the through hole of the panel and the redistribution layer without wire bonding.
【技术实现步骤摘要】
半导体封装件及其制造方法优先权声明本申请要求在韩国知识产权局于2017年6月23日提交的韩国专利申请第10-2017-0079955号和2018年1月24日提交的韩国专利申请第10-2018-0008955号的权益,所述申请的公开内容以全文引用的方式并入本文中。
本专利技术概念涉及一种半导体封装件,并且更具体地说,涉及应用扇出封装技术的半导体封装件且涉及其制造方法。
技术介绍
电子产品需要在小型化的同时处理大量数据。因此,对用于这类电子产品的半导体装置的集成的需求日益增长。为这个目的,使用各种封装技术堆叠半导体芯片且将半导体芯片彼此电连接。举例来说,通过称为引线键合工艺的工艺中的布线来堆叠以及电连接含有芯片的半导体封装件。然而,在这类申请中使用引线键合工艺需要整个半导体封装件为相当厚的,且难以堆叠超过4层,并且在再分布层用于超过2次加载时可能出现T型拓扑(T-topology)。近来,研究且研发用于增加集成并且降低单位成本的面板级封装件(panellevelpackage;PLP)和晶片级封装件(waferlevelpackage;WLP)技术。
技术实现思路
根据本专利技术概念的一方面,提供一种半导体封装件,其包含:第一层,包括半导体封装件的第一面板以及一个或多个第一半导体芯片,所述一个或多个第一半导体芯片中的每一个具有暴露在所述一个或多个第一半导体芯片的第一表面处的一个或多个第一焊盘;安置在第一层上方的第二层,所述第二层包括半导体封装件的第二面板以及一个或多个第二半导体芯片,所述一个或多个第二半导体芯片中的每一个具有暴露在所述一个或多个第二半导体芯片的第二 ...
【技术保护点】
1.一种半导体封装件,其特征在于,包括:第一层,包括所述半导体封装件的第一面板以及一个或多个第一半导体芯片,所述一个或多个第一半导体芯片中的每一个具有暴露在所述一个或多个第一半导体芯片的第一表面处的一个或多个第一焊盘;第二层,安置在所述第一层上方,所述第二层包括所述半导体封装件的第二面板以及一个或多个第二半导体芯片,所述一个或多个第二半导体芯片中的每一个具有暴露在所述一个或多个第二半导体芯片的第二表面处的一个或多个第二焊盘;以及第一再分布层,插入于所述第一层与所述第二层之间以及电连接到所述一个或多个第一焊盘,其中所述第一层进一步包括一个或多个第一面板通孔,所述一个或多个第一面板通孔在与所述第一面板的厚度方向对应的竖直方向上延伸穿过所述第一面板,以及电连接到所述第一再分布层。
【技术特征摘要】
2017.06.23 KR 10-2017-0079955;2018.01.24 KR 10-2011.一种半导体封装件,其特征在于,包括:第一层,包括所述半导体封装件的第一面板以及一个或多个第一半导体芯片,所述一个或多个第一半导体芯片中的每一个具有暴露在所述一个或多个第一半导体芯片的第一表面处的一个或多个第一焊盘;第二层,安置在所述第一层上方,所述第二层包括所述半导体封装件的第二面板以及一个或多个第二半导体芯片,所述一个或多个第二半导体芯片中的每一个具有暴露在所述一个或多个第二半导体芯片的第二表面处的一个或多个第二焊盘;以及第一再分布层,插入于所述第一层与所述第二层之间以及电连接到所述一个或多个第一焊盘,其中所述第一层进一步包括一个或多个第一面板通孔,所述一个或多个第一面板通孔在与所述第一面板的厚度方向对应的竖直方向上延伸穿过所述第一面板,以及电连接到所述第一再分布层。2.根据权利要求1所述的半导体封装件,其中所述第一面板具有容纳所述一个或多个第一半导体芯片的一个或多个空腔,以及所述第二面板具有容纳所述一个或多个第二半导体芯片的一个或多个空腔。3.根据权利要求1所述的半导体封装件,其中所述一个或多个第一半导体芯片以及所述一个或多个第二半导体芯片安置为使得所述第一表面以及所述第二表面跨所述第一再分布层彼此面对,以及所述一个或多个第二焊盘电连接到所述第一再分布层。4.根据权利要求3所述的半导体封装件,进一步包括插入于所述一个或多个第二焊盘与所述第一再分布层之间的一个或多个凸块,以及其中所述一个或多个第二焊盘以及所述第一再分布层通过所述一个或多个凸块彼此电连接。5.根据权利要求3所述的半导体封装件,其中所述一个或多个第二焊盘具有朝向所述第一再分布层突出的一个或多个突出部,以及所述第一再分布层具有容置所述一个或多个突出部的一个或多个凹槽。6.根据权利要求3所述的半导体封装件,其中所述第一再分布层的顶部表面大体上平坦,所述一个或多个第二焊盘中的每一个的底部表面大体上平坦,以及所述第一再分布层的所述顶部表面与所述一个或多个第二焊盘中的每一个的所述底部表面形成大体上平坦的界面,所述第一再分布层沿着所述界面电连接到所述一个或多个第二焊盘。7.根据权利要求1所述的半导体封装件,其中所述第一层包括一个或多个硅通孔,所述一个或多个硅通孔在所述竖直方向上从所述一个或多个第一焊盘延伸穿过所述一个或多个第一半导体芯片的其余部分。8.根据权利要求7所述的半导体封装件,其中所述一个或多个第一半导体芯片在所述竖直方向上的高度等于所述第一层在所述竖直方向上的高度。9.根据权利要求1所述的半导体封装件,其中所述第二层包括一个或多个第二面板通孔,所述一个或多个第二面板通孔在所述竖直方向上延伸穿过所述第二面板以及电连接到所述第一再分布层。10.根据权利要求9所述的半导体封装件,进一步包括堆叠在所述第二层上的第二再分布层,其中所述一个或多个第二焊盘以及所述一个或多个第二面板通孔电连接到所述第二再分布层。11.根据权利要求9所述的半导体封装件,进一步包括插入于所述一个或多个第二面板通孔与所述第一再分布层之间的一个或多个凸块,以及其中所述一个或多个第二面板通孔以及所述第一再分布层通过所述一个或多个凸块彼此电连接。12.根据权利要求9所述的半导体封装件,其中所述一个或多个第二面板通孔具有朝向所述第一再分布层突出的一个或多个突出部,以及所述第一再分布层具有容置所述一个或多个突出部的一个或多个凹槽。13.根据权利要求9所述的半导体封装件,其中所述第一再分布层的顶部表面大体上平坦,所述一个或多个第二面板通孔中的每一个的底部表面大体上平坦,以及所述第一再分布层的所述顶部表面与所述一个或多个第二面板通孔中的每一个的所述底部表面形成大体上平坦的界面,所述第一再分布层沿着所述...
【专利技术属性】
技术研发人员:孙永训,崔桢焕,玄锡勳,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。