存储体设备、静态随机存取及随机存取存储器设备制造技术

本发明专利技术提供一种存储体设备、静态随机存取存储器设备及随机存取存储器设备。根据一个通用方面，设备可包含全局位线以及多个存储体。全局位线可被配置成促进存储器存取。每一存储体可包含耦合在电源与全局位线之间的局部保持器预充电电路，以及配置成至少部分地控制局部保持器预充电电路的控制电路。控制电路可被配置成防止或减小局部保持器预充电电路与存储体的其它部分或其它存储体之间的争用。

Storage Devices, Static Random Access and Random Access Memory Devices

The invention provides a storage device, a static random access memory device and a random access memory device. According to a common aspect, the device may include a global bit line and multiple storage units. Global bitlines can be configured to facilitate memory access. Each memory may include a local holder pre-charging circuit coupled between the power supply and the global bit line, and a control circuit configured to control at least a partial holder pre-charging circuit. The control circuit may be configured to prevent or reduce contention between the local retainer pre-charging circuit and other parts of the memory or other storage.

【技术实现步骤摘要】
存储体设备、静态随机存取及随机存取存储器设备相关申请案的交叉引用本申请案要求2017年6月26日提交的标题为“用于低电压操作的分布式全局位线保持器/预充电/报头电路(DISTRIBUTEDGLOBAL-BITLINEKEEPER/PRECHARGE/HEADERCIRCUITFORLOWVOLTAGEOPERATION)”的临时专利申请案第62/525,180号的优先权。这一先前提交的申请案的主题以引用的方式并入本文中。
本专利技术大体上涉及电路。具体来说，本专利技术涉及用于低电压操作的分布式全局位线保持器/预充电/报头电路的系统和方法。
技术介绍
存储体通常是电子设备中存储的逻辑单元，其与硬件相关。举例来说，在计算机中，存储体可由硬件存储器的物理组织确定。在典型的静态随机存取存储器(staticrandom-accessmemory；静态RAM或SRAM)中，存储体可包含存储单元的多个行和多个列，并且通常扩展在电路中。SRAM是使用双稳态锁存电路(例如触发器或其部分)以存储每一位的类型的半导体存储器。在单次读取操作或写入操作中，通常仅存取一个存储体。通常，存储器可被称作寄存器堆。通常，基于位单元的寄存器堆通常组织在多个阵列存储体中。每一存储体可用局部位线上的多个位单元来组织。其中位线对于存储体是局部的。一般来说，在存储器存取(例如读取、写入)发生时，位线传输信息。每一存储体可连接到动态全局位线，所述动态全局位线延伸穿过每一存储体或由每一存储体包含(因此位线的全局性质)。一般来说，全局位线附接到两个电路。保持器或下拉装置，用于在未主动地驱动时保留全局位线的状态的目的。以及单独预充电装置，在存储器存取的评估阶段完成之后将全局位线拉“高”或向上拉。通常，对全局位线的要求致使寄存器堆出现问题。举例来说，保持器装置需要跨越广泛范围的工艺、电压以及温度(process,voltageandtemperature；PVT)变化来工作，并且防止全局位线泄漏电流并且在不需要时转换到“低”。在另一实例中，在保持器装置(将全局位线拉“高”)与存储体位线下拉装置(将全局位线拉“低”)之间可存在争用。通常，这限制了SRAM的最小电压或最低工作电压。同样地，预充电装置通常存在问题。全局位线预充电装置通常放置在横跨存储器的宽度并且连接多个存储体的长导线(全局位线)的远端处。预充电装置经常必须通过相当大的电阻电容(resistance-capacitance；RC)网络来将全局位线拉“高”。这通常造成高预充电时间，其限制存储器的最大工作频率。另外，全局位线预充电装置通常是为较大全局位线电容供应充足电荷的大型装置。因此，在存储器存取的部分期间，较大电流通常流经预充电部分，为供电栅格带来应力。
技术实现思路
根据一个通用方面，设备可包含全局位线以及多个存储体。全局位线可被配置成促进存储器存取。每一存储体可包含耦合在电源与全局位线之间的局部保持器预充电电路，以及配置成至少部分地控制局部保持器预充电电路的控制电路。根据另一通用方面，设备可包含静态随机存取存储器(SRAM)电路，其配置成无争用操作且包含多个存储体。每一存储体可包含具有在电源与全局位线之间串联耦合的两个晶体管的局部场效应晶体管堆叠，以及配置成至少部分地控制局部堆叠的局部控制电路。根据另一通用方面，设备可包含随机存取存储器(randomaccessmemory；RAM)电路。RAM可包含：多个存储体，各自配置成至少存储相应数据位；全局位线，配置成促进对RAM电路的存储器存取；分布式保持器电路，配置成基于控制信号将全局位线保持在第一预定义状态下或允许全局位线从第一预定义状态无争用转换到第二预定义状态，并且其中分布式保持器电路分布在多个存储体之间；以及分布式预充电电路，配置成将全局位线充电到第一预定义状态，并且其中分布式预充电电路分布在多个存储体之间。以下附图以及描述中阐述一个或多个实施方案的细节。其它特征将从描述和图式且从权利要求书显而易见。基本上如结合图式中的至少一个所示和/或所描述，如权利要求书中更完整阐述用于低电压操作的分布式全局位线保持器/预充电/报头电路的系统和/或方法。附图说明图1是根据所公开主题的系统的实例实施例的框图。图2是根据所公开主题的系统的实例实施例的电路图。图3A是根据所公开主题的系统的实例实施例的电路图。图3B是根据所公开主题的系统的实例实施例的电路图。图3C是根据所公开主题的系统的实例实施例的电路图。图3D是根据所公开主题的系统的实例实施例的电路图。图4是根据所公开主题的系统的实例实施例的电路图。图5是可包含根据所公开主题的原理形成的装置的信息处理系统的示意性框图。各图式中的相同参考符号指示相同元件。附图标号说明0、1：值；100、200、400：系统；102、102A、102B、102C：存储体；104、204：全局位线；112、212：位单元；114、214：位单元组合器；116、216：局部保持器/预充电电路；118、218、418：控制电路；120：控制信号；150：全局位线下拉装置；201：地电压；202：电压供应器；213：局部评估电路；219：保持器使能或控制信号；221、222、244、446：反相器；223：数据NMOS晶体管；224：字线NMOS晶体管；225：字线信号；226：局部预充电电路；227C：反向存储体选择信号；227L、227R：局部预充电信号、局部位线；229、229L、229R：局部位线；230：位线下拉信号；231：局部位线下拉电路、全局下拉装置、位线下拉晶体管；232、234：部分或电路、晶体管；242：自定时电路；246：全局预充电信号；419：控制信号；442：或非门；444：与门；472：反向功率使能信号；500：信息处理系统；505：系统总线；510：处理器；515：功能单元块或组合逻辑块；520：易失性存储器；530：非易失性存储器；540：网络接口；550：用户接口单元；560：硬件组件；570：软件组件；1→0：值从第一值转换为第二值。具体实施方式将在下文中参考附图更全面地描述各种实例实施例，附图中示出了一些实例实施例。然而，本公开主题可以用许多不同形式实施，并且不应被解释为限于本文中所阐述的实例实施例。实际上，提供这些实例实施例以使得本专利技术将透彻以及全面，且将向本领域的技术人员充分地传达本公开主题的范围。在图式中，为了清楚起见可能会夸大层和区域的尺寸及相对尺寸。应理解，当一个元件或层被称作在另一元件或层“上”、“连接到”另一元件或层或“耦合到”另一元件或层时，这个元件或层可直接在另一元件或层上、直接连接到另一元件或层或耦合到另一元件或层，或可能存在介入的元件或层。相比之下，当一个元件被称作“直接”在另一元件或层“上”、“直接连接到”另一元件或层或“直接耦合到”另一元件或层时，不存在介入的元件或层。相同标号始终指代相同元件。如本文中所使用，术语“和/或”包含相关所列项中的一个或多个的任何及所有组合。应理解，虽然本文中可使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应受到这些术语的限制。这些术语仅用于区分一个元件、组件、区域、层或区段与本文档来自技高网...

【技术保护点】
1.一种存储体设备，其特征在于，包括：全局位线，配置成促进存储器存取；以及多个存储体，其中每一存储体包括：局部保持器预充电电路，耦合在电源与所述全局位线之间，以及控制电路，配置成至少部分地控制所述局部保持器预充电电路。

【技术特征摘要】
2017.06.26 US 62/525,180;2017.09.26 US 15/716,5071.一种存储体设备，其特征在于，包括：全局位线，配置成促进存储器存取；以及多个存储体，其中每一存储体包括：局部保持器预充电电路，耦合在电源与所述全局位线之间，以及控制电路，配置成至少部分地控制所述局部保持器预充电电路。2.根据权利要求1所述的存储体设备，其中所述局部保持器预充电电路中的每一个充当分布式预充电电路。3.根据权利要求2所述的存储体设备，其中所述局部保持器预充电电路中的每一个被配置成同时将所述全局位线充电到第一预定义状态。4.根据权利要求1所述的存储体设备，其中所述局部保持器预充电电路被配置成基于控制信号将所述全局位线保持在第一预定义状态下或允许所述全局位线从所述第一预定义状态无争用转换到第二预定义状态。5.根据权利要求1所述的存储体设备，其中所述局部保持器预充电电路包括：第一晶体管，耦合在所述电源与第二晶体管之间；以及所述第二晶体管，耦合在所述第一晶体管与所述全局位线之间。6.根据权利要求1所述的存储体设备，其中所述控制电路被配置成至少部分地基于局部预充电信号来自定时控制信号；以及其中所述控制信号控制所述局部保持器预充电电路的一部分。7.根据权利要求1所述的存储体设备，其中相应存储体的每一局部保持器预充电电路被配置成：仅在所述相应存储体正执行存储器存取时启用所述电源与所述全局位线之间的导电；以及仅在所述相应存储体不执行存储器存取时停用所述电源与所述全局位线之间的导电。8.根据权利要求1所述的存储体设备，其中在所述存储器存取的评估阶段之后，每一局部保持器预充电电路被配置成：以分布方式预充电所述全局位线。9.根据权利要求1所述的存储体设备，其中相应存储体的每一局部保持器预充电电路被配置成通过从所述电源断连所述全局位线来降低所述相应存储体的功耗。10.根据权利要求9所述的存储体设备，其中每一相应控制电路被配置成至少部分地基于功率使能信号，所述功率使能信号致使所述相应局部保持器预充电电路从所述电源断连所述全局位线。11.一种静态随机存取存储器设备，其特征在于，包括：静态随机存取存储器电路，配置成无争用操作以及包含多个存储体，其...

【专利技术属性】
技术研发人员：苏蜜尔·格尔，普拉山特·肯卡尔，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR