A memory device includes: a memory cell array, which includes a memory cell; a row decoder, which is connected to the memory cell array through a word line; a column decoder, which is connected to the memory cell array through a bit line and a source line; and a write driver, which outputs a write voltage in a write operation. Column decoders include switches connected to bit lines and to source lines respectively. During the write operation, the selected switch in the switch transmits the write voltage to the selected bit line in the bit line. Each unselected switch in the switch separates the write driver from the corresponding unselected bit line in the bit line by using the write voltage.
【技术实现步骤摘要】
集成电路存储器设备及其操作方法相关申请的交叉引用本申请要求于2017年6月26日提交的第10-2017-0080523号和于2018年3月19日提交的第10-2018-0031548号韩国专利申请的优先权,其公开内容通过引用整体并入本文。
本专利技术构思的实施例涉及半导体设备,并且更具体地涉及存储器设备和操作存储器设备的方法。
技术介绍
存储器设备可以包括存储单元并且可以将数据存储在存储单元中。需要电力来保持存储在存储单元中的数据的存储器设备被称为“易失性存储器设备”,而不需要电力来保持存储在存储单元中的数据的存储器设备被称为“非易失性存储器设备”。将数据存储在存储单元中的操作称为“写入操作”。为了执行存储器设备的写入操作,可以将特定电平的写入电压或写入电流施加到存储单元。由于存储器设备被设计为适合于低电力,所以供应给存储器设备的电源电压降低。并且,随着电源电压降低,电源电压可能低于典型的写入电压。因此,随着电源电压降低,存储器设备中可能出现会影响操作的可靠性的新问题。
技术实现思路
本专利技术构思的实施例提供了存储器设备和操作存储器设备的方法,其解决了在电源电压降低到小于典型的写入电压的电平时可能发生的问题。根据本专利技术构思的一些实施例,一种存储器设备包括:存储单元阵列,其包括存储单元;行解码器,其通过字线与存储单元阵列连接;列解码器,其通过位线和源线与存储单元阵列连接;以及写入驱动器,其在写入操作中输出写入电压。列解码器包括开关,开关分别连接到位线并分别连接到源线。在写入操作期间,开关中的选择的开关将写入电压传送到位线中的选择的位线。开关中的未选择的开关 ...
【技术保护点】
1.一种存储器设备,包括:存储单元阵列,包括存储单元;行解码器,通过字线与存储单元阵列连接;列解码器,通过位线和源线与存储单元阵列连接;以及写入驱动器,被配置为在写入操作中输出写入电压,其中,所述列解码器包括开关,其中,所述开关中的每个连接到所述位线中的相应位线和所述源线中的相应源线,以及其中,在写入操作中,所述开关中的选择的开关将写入电压传送到所述位线中的选择的位线,并且所述开关中的未选择的开关通过使用写入电压将写入驱动器与所述位线中的未选择的位线电分离。
【技术特征摘要】
2017.06.26 KR 10-2017-0080523;2018.03.19 KR 10-2011.一种存储器设备,包括:存储单元阵列,包括存储单元;行解码器,通过字线与存储单元阵列连接;列解码器,通过位线和源线与存储单元阵列连接;以及写入驱动器,被配置为在写入操作中输出写入电压,其中,所述列解码器包括开关,其中,所述开关中的每个连接到所述位线中的相应位线和所述源线中的相应源线,以及其中,在写入操作中,所述开关中的选择的开关将写入电压传送到所述位线中的选择的位线,并且所述开关中的未选择的开关通过使用写入电压将写入驱动器与所述位线中的未选择的位线电分离。2.根据权利要求1所述的存储器设备,其中,所述开关中的每个包括:第一晶体管,具有连接到接地节点的第一端、反转的位线信号被传送到的栅极、以及连接到相应位线的第二端;第二晶体管,具有连接到第一节点的第一端、连接到相应位线的栅极、以及连接到写入驱动器的第二端;第三晶体管,连接在接地节点与第一节点之间并通过位线信号来控制;以及第一传输门,连接在第一晶体管的第二端与写入驱动器之间,并通过位线信号和第一节点的电压来控制。3.根据权利要求2所述的存储器设备,其中,所述开关中的每个还包括:第四晶体管,具有连接到接地节点的第一端、反转的位线信号被传送到的栅极、以及连接到相应源线的第二端;第五晶体管,具有连接到第二节点的第一端、连接到相应源线的栅极、以及连接到写入驱动器的第二端;第六晶体管,连接在接地节点与第二节点之间并通过位线信号来控制;以及第二传输门,连接在第四晶体管的第二端与写入驱动器之间并通过位线信号和第二节点的电压来控制。4.根据权利要求1所述的存储器设备,其中,所述开关中的每个包括连接在相应位线与写入驱动器之间的NMOS晶体管和PMOS晶体管,以及其中,在写入操作中,电源电压被传送到选择的开关的NMOS晶体管的栅极,并且接地电压被传送到选择的开关的PMOS晶体管的栅极。5.根据权利要求4所述的存储器设备,其中,写入电压高于电源电压。6.根据权利要求1所述的存储器设备,其中,所述开关中的每个包括连接在相应位线与写入驱动器之间的NMOS晶体管和PMOS晶体管,以及其中,在写入操作中,接地电压被传送到未选择的开关的NMOS晶体管的栅极,并且写入电压被传送到未选择的开关的PMOS晶体管的栅极。7.根据权利要求1所述的存储器设备,还包括:感测放大器,被配置为在读取操作中输出读取电压,其中,所述列解码器还包括:读取和写入解码器,被配置为在写入操作中将开关与写入驱动器连接,并且在读取操作中将开关与感测放大器连接。8.根据权利要求1所述的存储器设备,其中,所述列解码器还包括:均衡器,被配置为响应于均衡信号将开关与写入驱动器之间的布线均衡为接地电压。9.根据权利要求8所述的存储器设备,其中,当均衡器将布线均衡时,所述开关将所述位线和所述源线均衡为接地电压。10.根据权利要求1所述的存储器设备,其中,写入操作将从所述存储单元中选择的存储单元的状态从第一状态切换到第二状态,以及其中,在将选择的存储单元的状态从第二状态切换到第一状态的第二写入操作中,选择的开关将写入电压传送到选择的源线,并且未选择的开关通过使用...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。