一种高值电阻的PHEMT器件制造技术

本发明专利技术提供了一种高值电阻的PHEMT器件，包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的金属层，通过欧姆接触的形式形成的漏极、栅极和源极；通过将栅极悬空或与源极短接的处理，所述PHEMT器件始终偏置在Vgs＝0的小栅压下，此状态下的PHEMT器件IDVD曲线线性区表现为高值电阻特性。本发明专利技术提供了一种高值电阻的器件，以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。

【技术实现步骤摘要】
一种高值电阻的PHEMT器件
本专利技术涉及一种电子元件，尤其一种高阻值的电子元件。
技术介绍
在化合物半导体场效应管或pHEMT技术中，有些应用要求使用高值电阻。目前对于高值电阻的实现方法主要有使用离子注入，通过减少传导载流子数量来达到高阻值的方法，或是蚀刻半导体的一部分，通过减小导电层的厚度来实现高阻值。但上述方法在有限的面积内，能够达到的阻值仍然不够理想，因此为了获得高电阻，它必须消耗更大的面积，这与利用尽可能小的面积实现高阻值这一初衷相违背。
技术实现思路
本专利技术的目的在于克服上述现有技术中的不足，提供一种高值电阻的器件，以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。为了解决上述技术问题，本专利技术提供了一种高值电阻的PHEMT器件，包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的金属层，通过欧姆接触的形式形成漏极、栅极和源极；通过将栅极悬空或是将栅极与源极短接的方式，所述PHEMT器件始终偏置在Vgs＝0的小栅压下，此状态下的PHEMT器件IDVD曲线线性区表现为高值电阻特性。在一较佳实施例中：所述栅极悬空，实现使器件偏置在栅压为Vgs＝0的低栅压状态。在一较佳实施例中：所述栅极与源极短接，实现使器件偏置在栅压为Vgs＝0的低栅压状态。在一较佳实施例中：所述外延层的上表面对应所述栅极的部分通过蚀刻形成一凹槽，能够较之前的实施例中进一步减小外延沟道层的厚度，减少导电载流子桐庐宽度，进一步提高器件阻值。相较于现有技术，本专利技术的技术方案具备以下有益效果：本专利技术提供了一种全新的实现高值电阻的器件，利用长栅长，宽度窄的PHEMT晶体管，将栅极悬空或者将栅极和源极短接。所实现的装置为一类似于半导体电阻的两端器件，其具有线性区和饱和区，将线性区域用作高值电阻。这种高值电阻的PHEMT器件实现高值电阻的原理是通过肖特基栅极减小导电层的载流子密度，从而实现高值电阻，与之前的通过减小半导体导电层厚度的方法相类似，但可以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。附图说明图1为本专利技术优选实施例1中高值电阻的PHEMT器件的结构图；图2为本专利技术优选实施例2中高值电阻的PHEMT器件的结构图；图3为本专利技术优选实施例3中高值电阻的PHEMT器件的结构图；图4为本专利技术优选实施例4中高值电阻的PHEMT器件的结构图；图5为本专利技术优选实施例1-4中四种高值电阻的PHEMT器件的阻值侧视图。具体实施方式下文结合附图和具体实施方式对本专利技术做进一步说明。实施例1参考图1，一种高值电阻的PHEMT器件，包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的漏极T1、栅极GD和源极T2；所述PHEMT器件始终偏置在Vgs＝0的小栅压下，当PHEMT器件工作在这种低栅压偏置下时，其线性区会呈现出高阻值的特性，因此利用这个特性，就可以将线性区域用作高值电阻。与之前的通过减小半导体导电层厚度的方法相类似，但可以在小面积下实现高阻值，并且没有附加的工艺步骤，不引入额外成本。本实施例中，选用长栅长，宽度窄的PHEMT晶体管，利用其外延层作为导电层形成电阻，通过肖特基接触形成栅极用以调制沟道区内的二维电子气，之后我们将栅极悬空，将原三端口器件做成类似电阻的两端口器件。由于栅极悬空，则器件始终偏置在Vgs＝0的小栅压下，此状态下的PHEMT器件IDVD曲线线性区表现为高值电阻特性，因此我们利用器件线性区特性形成高值电阻。实施例2参考图2，本实施例与实施例1的区别在于：本实施例中，为了实现PHEMT器件始终偏置在Vgs＝0的小栅压下以及实现电阻二端口器件的结构，通过将栅极与源极通过金属层短接的方式进行连接，而不是使栅极悬空的方式，。实施例3参考图3，本实施例与实施例1的区别在于：所述外延层的上表面对应所述栅极GD的部分通过蚀刻形成一凹槽，这样可以进一步压缩沟道宽度，从而降低沟道中二维电子气浓度，提高器件阻值。实施例4参考图4，本实施例与实施例2的区别在于：所述外延层的上表面对应所述栅极GD的部分通过蚀刻形成一凹槽，这样可以进一步压缩沟道宽度，从而降低沟道中二维电子气浓度，提高器件阻值。进一步参考图5，对上述四种结构的高值电阻投片后进行测试，测试结果汇总如下表。结构单位面积阻值(ohm/sq)现有技术1157.878现有技术2370.343实施例1631.9实施例2695.5实施例3654.8实施例4716.15可以看出，相较于之前已有的技术，本专利技术在同等面积下可提高阻值至少一倍以上，并且第四种设计结构可以获得最高的单位面积阻值。同时可以看到使用沟道刻蚀工艺和不使用沟道刻蚀工艺的高值电阻结构在单位面积阻值方面提升并不明显，因此，本专利技术在不需要沟道刻蚀工艺的制程中也能够提供高值电阻，进一步提高了本专利技术的适用范围。以上所述，仅为本专利技术较佳的具体实施方式，但本专利技术的设计构思并不局限于此，任何熟悉本
的技术人员在本专利技术揭露的技术范围内，利用此构思对本专利技术进行非实质性的改动，均属于侵犯本专利技术保护范围的行为。本文档来自技高网...

【技术保护点】
1.一种高值电阻的PHEMT器件，其特征在于：包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的金属层，通过欧姆接触的形式形成漏极、栅极和源极；通过将栅极悬空或是将栅极与源极短接的方式，所述PHEMT器件始终偏置在Vgs＝0的小栅压下，当PHEMT器件工作在这种低栅压偏置下时，其线性区会呈现出高阻值的特性。

【技术特征摘要】
1.一种高值电阻的PHEMT器件，其特征在于：包括基底层、设置在基底层上的外延层，以及间隔设置在外延层上表面的金属层，通过欧姆接触的形式形成漏极、栅极和源极；通过将栅极悬空或是将栅极与源极短接的方式，所述PHEMT器件始终偏置在Vgs＝0的小栅压下，当PHEMT器件工作在这种低栅压偏置下时，其线性区会呈现...

【专利技术属性】
技术研发人员：刘雨非，彭俊益，李斌，陈敏敏，蔡文必，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：福建,35