半导体器件及其制造方法技术

本公开提供了半导体器件及其制造方法。一种半导体器件包括：在基板上的多个沟道结构，每个沟道结构在垂直于基板的第一方向上延伸并具有栅极绝缘层和沟道层；公共源极延伸区，包括具有n型导电性的第一半导体层，在基板和沟道结构之间；多个栅电极，在公共源极延伸区上并在每个沟道结构的侧壁上在第一方向上彼此间隔开；以及在基板上的公共源极区，与公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中每个沟道结构的栅极绝缘层延伸以覆盖公共源极延伸区的上表面以及底表面的至少一部分。

【技术实现步骤摘要】
半导体器件及其制造方法
实施方式涉及一种半导体器件以及制造该半导体器件的方法，更具体地，涉及包括垂直沟道层的半导体器件以及制造该半导体器件的方法。
技术介绍
随着存储器件的集成度已经提高，已经提出了具有垂直晶体管结构的存储器件来代替具有平面晶体管结构的存储器件。具有垂直晶体管结构的存储器件包括在基板上在垂直方向上延伸的垂直沟道层。
技术实现思路
根据实施方式的一方面，提供一种半导体器件，该半导体器件包括：在基板上的多个沟道结构，所述多个沟道结构的每个具有栅极绝缘层和沟道层并在垂直于基板的上表面的第一方向上延伸；公共源极延伸区，设置在基板和所述多个沟道结构之间，并包括具有n型导电性的第一半导体层；多个栅电极，设置在公共源极延伸区上并在所述多个沟道结构的每个的侧壁上在第一方向上彼此间隔开；以及设置在基板上的公共源极区，该公共源极区与公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中所述多个沟道结构的每个的栅极绝缘层延伸以覆盖公共源极延伸区的上表面和底表面的至少一部分。根据实施方式的另一方面，提供一种半导体器件，该半导体器件包括：基底层，设置在基板上并具有n型导电性；公共源极延伸区，设置在基底层上并包括具有n型导电性的第一半导体层；多个沟道结构，设置在公共源极延伸区上并在垂直于基板的上表面的第一方向上延伸，所述多个沟道结构的每个具有栅极绝缘层和沟道层；多个栅电极，设置在公共源极延伸区上并在所述多个沟道结构的每个的侧壁上在第一方向上彼此间隔开；以及设置在基板上的公共源极区，该公共源极区与公共源极延伸区的底表面的一部分接触并包括具有n型导电性的第二半导体层，其中所述多个沟道结构的每个的栅极绝缘层的一部分延伸以覆盖公共源极延伸区的上表面和底表面的至少一部分。根据实施方式的另一方面，提供一种制造半导体器件的方法，该方法包括：在基板上形成牺牲层；在牺牲层上形成栅极模制结构，该栅极模制结构包括交替地布置的多个第一材料层和多个第二材料层；形成穿过栅极模制结构以暴露牺牲层的多个沟道孔；通过去除牺牲层而形成第一凹陷；在第一凹陷的内壁和所述多个沟道孔的内壁上形成栅极绝缘层；形成填充第一凹陷的公共源极延伸区；形成穿过栅极模制结构的公共源极开口部分；以及形成填充公共源极开口部分的底部分的公共源极区。附图说明通过参照附图详细描述示范性实施方式，特征对于本领域技术人员来说将变得明显，附图中：图1示出根据示例实施方式的半导体器件的存储单元阵列的等效电路图；图2示出根据示例实施方式的半导体器件的典型结构的透视图；图3示出沿着图2的线III-III'截取的剖视图；图4示出根据示例实施方式的半导体器件的剖视图；图5示出根据示例实施方式的半导体器件的剖视图；图6示出根据示例实施方式的半导体器件的剖视图；图7至图16示出根据示例实施方式的制造半导体器件的方法中的多个阶段的剖视图；以及图17至图19示出根据示例实施方式的制造半导体器件的方法中的多个阶段的剖视图。具体实施方式在下文，将参照附图更全面地描述实施方式。图1是根据示例实施方式的半导体器件的存储单元阵列10的等效电路图，例如具有垂直沟道结构的垂直NAND(VNAND)快闪存储器件的等效电路图。参照图1，根据示例实施方式的半导体器件的存储单元阵列10可以包括多个存储单元串11。每个存储单元串11可以具有在垂直于基板的主表面的方向上(例如沿着与基板的上表面垂直的方向(即沿着z方向))延伸的垂直结构。所述多个存储单元串11可以构成存储单元块13。每个存储单元串11可以包括多个存储单元MC1至MCn、串选择晶体管SST和接地选择晶体管GST。在每个存储单元串11中，接地选择晶体管GST、存储单元MC1至MCn和串选择晶体管SST可以垂直地(即在z方向上)串联设置。这里，存储单元MC1至MCn可以配置为存储数据。多条字线WL1至WLn可以分别被包括在存储单元MC1至MCn中并可以配置为控制存储单元MC1至MCn。所述多个存储单元MC1至MCn的数目可以根据半导体器件的容量而被适当地选择。多条位线BL1至BLm(在x方向上延伸)可以分别连接到在第二方向(y方向)上布置成存储单元块13的第一列至第m列的存储单元串11的端部，例如连接到串选择晶体管SST的漏极。公共源极线CSL可以连接到存储单元串11的另一端部，例如连接到接地选择晶体管GST的源极。字线(例如字线WL1)(在y方向上延伸)可以共同地连接到在第一方向(x方向)上布置在所述多个存储单元串11的相同层上的存储单元的栅电极。根据字线WL1至WLn的驱动状态，数据可以在存储单元MC1至MCn中编程、从存储单元MC1至MCn读取或从存储单元MC1至MCn擦除。存储单元串11的串选择晶体管SST可以布置在位线(例如位线BL1)与最上面的存储单元MCn之间。在存储单元块13中，每个串选择晶体管SST可以通过连接到串选择晶体管SST的栅电极的串选择线SSL1和SSL2来控制位线BL1至BLm与存储单元MC1至MCn之间的数据传输。接地选择晶体管GST可以布置在最下面的存储单元MC1与公共源极线CSL之间。在存储单元阵列10中，每个接地选择晶体管GST可以通过连接到接地选择晶体管GST的栅电极的接地选择线GSL1和GSL2来控制所述多个存储单元MC1至MCn与公共源极线CSL之间的数据传输。根据示例实施方式，具有n型导电性的公共源极延伸区122(见图2)可以形成在接地选择线GSL1和GSL2与公共源极线CSL之间，因此，存储单元阵列10的擦除操作可以使用栅极诱导漏极泄漏(GIDL)方法进行。例如，当擦除电压Ver被施加到公共源极线CSL并且参考电压Vref被施加到接地选择线GSL1和GSL2时，由于擦除电压Ver与参考电压Vref之间的电势差，高电场可以在邻近接地选择线GSL1和GSL2的公共源极延伸区122中产生。此外，由于该高电场，电子和空穴可以在公共源极延伸区122中产生。公共源极延伸区122中产生的空穴可以被注入到存储单元串11中从而执行所述多个存储单元MC1至MCn的擦除操作。根据另一些示例实施方式，与图1中的不同，接地选择线GSL1和GSL2的每个可以具有包括第一接地选择线和第二接地选择线的双层结构，第一接地选择线和第二接地选择线的每个布置在垂直于基板的主表面的方向(z方向)上。在这种情形下，第一接地选择线和第二接地选择线中的一个可以用作用来产生用于擦除操作的空穴的栅电极，另一个可以用作接地选择晶体管GST的栅电极。根据比较例的半导体器件，可以使用利用基板主体的擦除方法，并且多个存储单元的擦除操作可以通过将空穴从基板直接注入到电连接到基板的存储单元串中来执行。然而，根据比较例，需要形成额外的底部结构以提供空穴从基板到存储单元串中的注入路径，需要复杂的工艺。相反，在根据示例实施方式的半导体器件中，使用GIDL方法的擦除操作可以使用简化的结构进行。图2根据示例实施方式的半导体器件100的典型结构的透视图，图3是半导体器件100沿着图2的线III-III'截取的剖视图。在图2中，为了图示的方便，省略了一些元件，诸如位线、位线接触、字线接触插塞和字线接触焊盘。参照图2和图3，基板110可以具有在第一方向(x方向)和第二方向(y方向)上延伸本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：在基板上的多个沟道结构，所述多个沟道结构中的每个沟道结构在垂直于所述基板的上表面的第一方向上延伸，并具有栅极绝缘层和沟道层；公共源极延伸区，在所述基板和所述多个沟道结构之间，所述公共源极延伸区包括具有n型导电性的第一半导体层；多个栅电极，在所述公共源极延伸区上并在所述多个沟道结构的每个的侧壁上在所述第一方向上彼此间隔开；以及在所述基板上的公共源极区，所述公共源极区与所述公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中所述多个沟道结构的每个的所述栅极绝缘层延伸以覆盖所述公共源极延伸区的上表面以及底表面的至少一部分。

【技术特征摘要】
2017.06.21 KR 10-2017-00785891.一种半导体器件，包括：在基板上的多个沟道结构，所述多个沟道结构中的每个沟道结构在垂直于所述基板的上表面的第一方向上延伸，并具有栅极绝缘层和沟道层；公共源极延伸区，在所述基板和所述多个沟道结构之间，所述公共源极延伸区包括具有n型导电性的第一半导体层；多个栅电极，在所述公共源极延伸区上并在所述多个沟道结构的每个的侧壁上在所述第一方向上彼此间隔开；以及在所述基板上的公共源极区，所述公共源极区与所述公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中所述多个沟道结构的每个的所述栅极绝缘层延伸以覆盖所述公共源极延伸区的上表面以及底表面的至少一部分。2.如权利要求1所述的半导体器件，其中所述栅极绝缘层的一部分从所述沟道层的侧壁延伸，并且所述栅极绝缘层的所述部分覆盖所述公共源极延伸区的所述上表面、侧壁以及所述底表面的一部分。3.如权利要求1所述的半导体器件，其中所述公共源极延伸区的所述底表面的一部分与所述公共源极区接触。4.如权利要求1所述的半导体器件，其中所述第二半导体层的上表面处于低于所述公共源极延伸区的所述上表面或与所述公共源极延伸区的所述上表面相同的水平面。5.如权利要求1所述的半导体器件，还包括：基底层，在所述公共源极延伸区与所述基板之间并具有n型导电性；以及下绝缘层，在所述基底层与所述公共源极延伸区之间。6.如权利要求5所述的半导体器件，其中所述公共源极区的底表面处于与所述基底层的底表面相同的水平面，并且所述多个沟道结构通过所述下绝缘层而与所述基板电绝缘。7.如权利要求5所述的半导体器件，其中所述栅极绝缘层的一部分在所述公共源极延伸区和所述下绝缘层之间。8.如权利要求5所述的半导体器件，其中底切区域在所述下绝缘层的在所述公共源极延伸区和所述基底层之间的部分中，并且所述公共源极区包括填充所述底切区域并接触所述下绝缘层的突起。9.如权利要求1所述的半导体器件，其中所述公共源极区还包括支撑层，该支撑层在所述第二半导体层上、与所述公共源极延伸区间隔开并经由所述公共源极区的所述第二半导体层电连接到所述公共源极延伸区。10.如权利要求9所述的半导体器件，其中所述支撑层的上表面处于比所述公共源极延伸区的所述上表面高的水平面。11.如权利要求9所述的半导体器件，还包括在所述公共源极区上的公共源极线，其中所述支撑层围绕所述公共源极线的下侧壁。12.一种半导体器件，包括：基底层，在基板上并具有n型导电性；公共源极延伸区，在所述基底层上并包括具有n型导电性的第一半导体层；多个沟道结构，在所述公共源极延伸区上并在垂直于所述基板的上表面的第一方向上延伸，所述多个沟道结构的...

【专利技术属性】
技术研发人员：金光洙，金容锡，金泰勋，裵敏敬，张在薰，金森宏治，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR