用于校正惠斯通电桥的电压偏移的设备制造技术

电子设备包括惠斯通电桥电路(WB)和耦合至惠斯通电桥电路(WB)并被配置为校正惠斯通电桥(WB)的输出电压的偏移的校正电路(CC)。校正电路(CC)包括输入接口(7)、供电模块(1)和数字/模拟电流转换器(DAC)，输入接口用于接收第一电压，供电模块被配置为向惠斯通电桥电路(WB)提供从第一电压中得到并具有从属于惠斯通电桥电路(WB)的电阻器的当前值的第一电流(I1)的第二电压并且被配置为形成与第一电流(I1)成比例的第二电流(I2)，数字/模拟电流转换器(DAC)被配置为基于数字校正信号(DCS)和第二电流(I2)向所述惠斯通电桥电路(WB)的输出(2,3)传送校正电流。

【技术实现步骤摘要】
用于校正惠斯通电桥的电压偏移的设备本申请是申请日为2015年09月21日、申请号为201510604167.3、专利技术名称为“用于校正惠斯通电桥的电压偏移的设备”的中国专利技术专利申请的分案申请。
本专利技术的实施例涉及惠斯通电桥电路，并且更具体地涉及它们的电压偏移的校正。本专利技术尤其应用于惠斯通电桥传感器，其用于测量例如低速时的物理现象(诸如压力、温度、气体检测等)。
技术介绍
惠斯通电桥传感器通常包括惠斯通电桥电路和用于放大惠斯通电桥的输出电压的高阻前置放大器，其中惠斯通电桥的输出电压与惠斯通电桥的供电电压成比例。然而，这种类型的惠斯通电桥传感器的全规格输出电压通常非常低，例如从10至50mV/V。然后，在前置放大器的输入信号(即惠斯通电桥的输出信号)的任选数字转换和偏移校正之前要求高精度前置放大。这种偏移可以是由于惠斯通电桥的电阻器的失配或温度变化，并且可以是与全规格输出电压相同的幅度等级(例如从10至30mV/V)。从而，需要尽可能地避免放大惠斯通电桥的输出信号的这种偏移。此外，由于低速物理值的典型通频带通常为从0.1至100Hz，所以期望具有尽可能低的噪声等级。
技术实现思路
一个实施例提供了一种用于校正惠斯通电桥的电压偏移的设备，其与放大器链的增益无关，同时确保偏移校正跟随惠斯通电桥的供电电压的可能变化以及作为温度的函数的惠斯通电桥的电阻器的值的可能变化。另一实施例提供了一种对放大器链的1/f噪声不敏感的偏移校正。一种可能的解决方案提供了-利用电流源和跟随放大器来驱动惠斯通电桥以复制供电电压或者从惠斯通电桥自身上的供电电压得到的电压，-生成与通过电流源传送的电流成比例的第二电流并将第二电流用作数字/模拟电流转换器的参考电流，以及-例如在校准阶段基于数字校准信号调整转换器的输出电流以尽可能消除电压偏移。因此，一个方面提供了一种电子设备，其包括惠斯通电桥电路以及耦合至惠斯通电桥电路并被配置校正惠斯通电桥的输出电压的偏移的校正电路。根据该方面的一个一般特性，校正电路包括：输入接口，用于接收第一电压；供电模块，被配置为向惠斯通电桥电路提供从第一电压中抽取的第二电压以及从属于惠斯通电桥电路的电阻器的当前值的第一电流并且被配置为形成与第一电流成比例的第二电流；以及数字/模拟转换器，被配置为基于数字校正信号和第二电流向惠斯通电桥电路的输出传送校正电流。第二电压可以基本等于第一电压或者基本与第一电压成比例。第一电流通常与惠斯通电桥电路的电阻器的当前值成反比。为此，以这种方式从属的第一电流可以跟随作为温度的函数的惠斯通电桥电路的电阻器的可能变化。此外，数字/模拟转换器例如包括用于接收第二电流的第一转换器输入、用于接收数字校正信号的第二转换器输入以及耦合至惠斯通电桥电路的两个输出以传输所述校正电流的差分电流输出。由于第二电流与第一电流成比例(比例系数可以等于1或不等于1)，所以还可能跟随惠斯通电桥电路的电阻器的可能变化，并且第二电流被用作数字/模拟转换器中的参考电流。因此，对于给定的惠斯通电桥电路和温度，可以调整校准阶段期间的数字校准信号的值，以在惠斯通电桥电路的输出处传送可以消除电压偏移的差分电流信号。该输出电流本质上与第二电流直接相关，因此与第一电流、第一电压和第二电压间接相关。从而，偏移校正尤其跟随惠斯通电桥的供电电压的可能变化以及作为温度的函数的惠斯通电桥的电阻器的可能变化。因此，技术缺陷可以被自动且简化地校正而不使用高成本的高级传感器。此外，这种电子设备可以在前置放大级之前消除惠斯通电桥的输出信号的偏移，同时对前置放大器的增益和1/f噪声不敏感。根据一个实施例，一种供电模块包括：-第一电流源，用于传送第一电流并通过跟随放大器驱动，其一个输出耦合至输入接口，第一电流源的输出耦合至惠斯通电桥电路的供电端子，该端子耦合至跟随放大器的其他输入；以及-第二电流源，用于传送第二电流并通过跟随放大器驱动，第二电流源的输出耦合至第一转换器输入。跟随放大器使得可以在惠斯通电桥电路的供电端子处提供第一电压的复制。第一电流源可以包括至少一个双极型晶体管，其基极耦合至跟随放大器的输出，集电极耦合至惠斯通电桥电路的供电端子，并且第二电流源可以包括至少一个第二双极型晶体管，其基极耦合至跟随放大器的输出，并且集电极耦合至第一转换器输入。具体地，针对电流源使用双极型晶体管(例如PNP型)可以固有地限制这些电流源的1/f噪声，并进一步提高惠斯通电桥的性能。作为变化，供电模块可以包括：-至少一个第一PMOS晶体管，其栅极耦合至跟随放大器的输出，并且漏极通过第一斩波电路耦合至惠斯通电桥的所述供电端子并通过第二斩波电路耦合至第一转换器输入，-至少一个第二PMOS晶体管，栅极耦合至跟随放大器的输出，并且漏极通过第三斩波电路耦合至惠斯通电桥电路的所述供电端子并通过第四斩波电路耦合至第一转换器输入；以及-控制装置，被配置为控制斩波电路，使得第一电流源可选地包括所述至少一个第一PMOS晶体管或所述至少一个第二PMOS晶体管，以及第二电流源可选地包括所述至少一个第二PMOS晶体管或所述至少一个第一PMOS晶体管。反馈至跟随放大器上的MOS晶体管或者第一电流源的晶体管的1/f噪声由于存在环路而衰减。这不是针对MOS晶体管或不位于环路中的晶体管的情况。用作开关的网络的斩波电路的存在使得可以随时间分配将在跟随放大器上反馈或连接至转换器的第一输入的第一和第二晶体管，因此减小了由电流源生成的1/f噪声。附图说明本专利技术的其他优势和特征将在研究采用非限制示例并通过附图示出的实施例的详细描述的基础上更加明显，其中：图1和图2涉及根据本专利技术的电子设备的不同实施例。具体实施方式现在参照图1，以示出根据本专利技术的电子设备DIS的实施例，例如合并在惠斯通电桥传感器内。电子设备DIS包括校正电路CC和惠斯通电桥电路WB。校正电路CC包括供电模块1和数字/模拟电流转换器DAC，数字/模拟电流转换器DAC具有与惠斯通电桥电路WB的输出2和3耦合的差分电流输出BS1和BS2。供电模块1包括跟随放大器4、具有第一PNP双极型晶体管50的第一电流源5以及具有第二PNP双极型晶体管60的第二电流源6。输入接口7耦合至跟随放大器4的非反相输入。两个电流源5和6的两个双极型晶体管50和60的基极统一耦合至跟随放大器4的输出8。第一双极型晶体管50的集电极耦合至惠斯通电桥WB的电路的供电端子9，该端子耦合至跟随放大器4的反相输入10。第一转换器输入EC1耦合至第二电流源6的第二双极型晶体管60的集电极。转换器DAC经由第二转换器输入EC2接收数字校正信号DCS。晶体管50和60的发射极连接至电源电压VDD。在该示例中，惠斯通电桥的电路具有四个理论上理想的具有等于Rbridge的阻抗值的电阻器R1-R4，它们连接在供电端子9和地EARTH之间。当惠斯通电桥电路WB平衡时，在惠斯通电桥的电路的输出2和3处具有零电压。由于技术缺陷，例如惠斯通电桥WB的电阻器的失配，可能存在惠斯通电桥WB的电阻器的值的可能变化。从而，惠斯通电桥WB变得不平衡，并且在惠斯通电桥WB的输出处具有电压偏移。在例如在集成电路制造之后例如在工厂中执行的校准阶段，具有用于再平衡惠斯通电桥WB的电路的偏移校正。通过跟随放大器4在惠斯本文档来自技高网...

【技术保护点】
1.一种电路，包括：惠斯通电桥电路，具有第一电源端、第一输出端和第二输出端；数字/模拟转换器电路，具有差分电流输出，所述差分电流输出被配置为生成第一差分校正电流和第二差分校正电流，所述第一差分校正电流和所述第二差分校正电流分别直接施加到所述惠斯通电桥电路的所述第一输出端和所述第二输出端，并且所述数字/模拟转换器电路具有被配置为接收数字控制信号的数字输入，并且具有模拟输入；以及供电电路，包括第一电流源和第二电流源，所述第一电流源生成施加到所述惠斯通电桥电路的所述第一电源端的第一电源电流，所述第二电流源生成施加到所述数字/模拟转换器电路的所述模拟输入的第二电源电流，其中所述第一电流源和所述第二电流源以电流镜配置耦合。

【技术特征摘要】
2014.12.02 FR 14617731.一种电路，包括：惠斯通电桥电路，具有第一电源端、第一输出端和第二输出端；数字/模拟转换器电路，具有差分电流输出，所述差分电流输出被配置为生成第一差分校正电流和第二差分校正电流，所述第一差分校正电流和所述第二差分校正电流分别直接施加到所述惠斯通电桥电路的所述第一输出端和所述第二输出端，并且所述数字/模拟转换器电路具有被配置为接收数字控制信号的数字输入，并且具有模拟输入；以及供电电路，包括第一电流源和第二电流源，所述第一电流源生成施加到所述惠斯通电桥电路的所述第一电源端的第一电源电流，所述第二电流源生成施加到所述数字/模拟转换器电路的所述模拟输入的第二电源电流，其中所述第一电流源和所述第二电流源以电流镜配置耦合。2.根据权利要求1所述的电路，其中所述供电电路还包括放大器，所述放大器具有耦合以接收参考电压的第一输入、耦合以接收所述惠斯通电桥电路的所述第一电源端处的电压的第二输入以及耦合至所述第一电流源和所述第二电流源的控制端的输出。3.根据权利要求1所述的电路，其中所述供电电路还包括斩波电路，所述斩波电路包括：第一开关，耦合在所述第一电流源的输出和所述惠斯通电桥电路的所述第一电源端之间；第二开关，耦合在所述第一电流源的所述输出和所述数字/模拟转换器电路的所述模拟输入之间。4.根据权利要求3所述的电路，还包括控制电路，用于交替地致动所述第一开关和所述第二开关。5.根据权利要求1所述的电路，其中所述供电电路还包括斩波电路，所述斩波电路包括：第一开关，耦合在所述第二电流源的输出和所述惠斯通电桥电路的所述第一电源端之间；第二开关，耦合在所述第二电流源的所述输出和所述数字/模拟转换器电路的所述模拟输入之间。6.根据权利要求5所述的电路，还包括控制电路，用于交替地致动所述第一开关和所述第二开关。7.根据权利要求1所述的电路，其中所述供电电路还包括斩波电路，所述斩波电路包括：第一开关，耦合在所述第一电流源的输出和所述惠斯通电桥电路的所述第一电源端之间；第二开关，耦合在所述第一电流源的所述输出和所述数字/模拟转换器电路的所述模拟输入之间；第三开关，耦合在所述第二电流源的输出和所述惠斯通电桥电路的所述第一电源端之间；以及第四开关，耦合在所述第二电流源的所述输出和所述数字/模拟转换器电路的所述模拟输入之间。8.根据权利要求7所述的电路，还包括控制电路，所述控制电路被配置为：同时致动所述第一开关和所述第四开关；以及同时致动所述第二开关和所述第三开关。9.根据权利要求8所述的电路，其中所述第一开关和所述第四开关的同时致动与所述第二开关和所述第三开关的同时致动交替进行。10.根据权利要求1所述的电路，其中响应于所述数字输入处的所述数字控制信号和所述模拟输入处的第二电流，来生成所述差分电流输出的所述第一校正电流和所述第二校正电流。11.根据权...

【专利技术属性】
技术研发人员：T·马松，S·庞塔罗洛，
申请(专利权)人：意法半导体格勒诺布尔二公司，
类型：发明
国别省市：法国,FR