倒装发光芯片及其制造方法技术

本发明专利技术公开了一倒装发光芯片及其制造方法，其中所述倒装发光芯片包括一衬底和自所述衬底依次生长的一N型半导体层、一有源区、一P型半导体层、一反射层、一阻挡层、一第一绝缘层、一扩展电极层、一第二绝缘层、一N型电极和一P型电极，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述扩展电极层的一第一扩展电极部和一第二扩展电极部分别层叠于所述第一绝缘层，并分别经所述第一通道延伸至所述N型半导体层和经所述第二通道延伸至所述阻挡层，其中所述第二绝缘层具有至少一第三通道和至少一第四通道，其中所述N型电极经所述第三通道延伸至所述第一扩展电极部，所述P型电极经所述第四通道延伸至所述第二扩展电极部。

【技术实现步骤摘要】
倒装发光芯片及其制造方法
本专利技术涉及半导体发光二极管，特别涉及一倒装发光芯片及其制造方法。
技术介绍
近年来，发光二极管的倒装芯片及其相关技术得到了突飞猛进式的发展，其中根据倒装芯片的反射材料的不同，可以将倒装芯片区分为ITO+DBR反射结构的倒装芯片和金属反射结构(例如Ag/Al)的倒装芯片，其中因为金属反射结构(特别是Ag金属反射结构)在可见光范围具有更高的反射率，因此，金属反射结构被广泛地应用于倒装芯片中。并且，根据倒装芯片的绝缘层的对数的不同，倒装芯片可以被区分为单ISO(绝缘阻挡层)结构的倒装芯片和双ISO结构的倒装芯片，相对于单ISO结构的倒装芯片来说，双ISO结构的倒装芯片的电流能够被扩展的更均匀，光效更高，其被广泛地应用于汽车照明中。图1示出了现有技术的双ISO结构的倒装芯片的剖视示意图，其中该倒装芯片藉由九道光刻制程制作。具体地说，该倒装芯片包括一衬底10P、一外延叠层20P、一反射层30P、一阻挡层40P、一N欧姆接触层50P、一第一绝缘层60P、一扩展电极层70P、一第二绝缘层80P以及一电极组90P。所述外延叠层20P包括一N型半导体层21P、一有源区22P以及一P型半导体层23P，其中所述衬底10P、所述N型半导体层21P、所述有源区22P以及所述P型半导体层23P依次层叠。所述外延叠层20P进一步包括至少一N型裸露部24P，其中所述N型裸露部24P自所述P型半导体层23P经所述有源区22P延伸至所述N型半导体层21P，以暴露所述N型半导体层21P的一部分表面。所述反射层30P层叠于所述P型半导体层23P，所述阻挡层40P以包覆所述反射层30P的方式层叠于所述P型半导体层23P。所述N欧姆接触层50P以被保持在所述N型裸露部24P的方式层叠于所述N型半导体层21P。所述第一绝缘层60P层叠于所述外延叠层20P、所述阻挡层40P和所述N欧姆接触层50P，其中所述第一绝缘层60P具有至少一第一通道61P和至少一第二通道62P，其中所述第一绝缘层60P的所述第一通道61P延伸至所述N欧姆接触层50P，所述第一绝缘层60P的所述第二通道62P延伸至所述阻挡层40P。所述扩展电极层70P包括至少一第一扩展电极部71P和至少一第二扩展电极部72P，其中所述第一扩展电极部71P层叠于所述第一绝缘层60P，并且所述第一扩展电极部71P经所述第一绝缘层60P的所述第一通道61P延伸至和电连接于所述N欧姆接触层，其中所述第二扩展电极部72P层叠于所述第一绝缘层60P，并且所述第二扩展电极部72P经所述第一绝缘层60P的所述第二通道62P延伸至和电连接于所述阻挡层40P。所述第二绝缘层80P层叠于所述第一扩展电极部71P和所述第二扩展电极部72P，并且所述第二绝缘层80P填充在形成于所述第一扩展电极部71P和所述第二扩展电极部72P之间的缝隙。所述第二绝缘层80P具有至少一第三通道81P和至少一第四通道82P，其中所述第二绝缘层80P的所述第三通道81P延伸至所述第一扩展电极部71P，所述第二绝缘层80P的所述第四通道82P延伸至所述第二扩展电极部72P。所述电极组90P包括一N型电极91P和一P型电极92P，其中所述N型电极91P层叠于所述第二绝缘层80P，并且所述N型电极91P经所述第二绝缘层80P的所述第三通道81P延伸至和电连接于所述第一扩展电极部71P，所述P型电极92P经所述第二绝缘层80P的所述第四通道82P延伸至和电连接于所述第二扩展电极部72P。制作附图1示出的该倒装芯片的制程较为复杂，其包括Mesa制程、DE制程、Mirror制程、Barrier制程、N接触电极制程、第一绝缘层制程、扩展电极制程、第二绝缘层制程、电极制程共九道光刻制程，这不仅导致该倒装芯片具有较高的生产成本和较低的生产效率，而且在制作该倒装芯片的过程中，光刻制程越多越容易影响该倒装芯片的稳定性和可靠性。
技术实现思路
本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片的制程能够被简化，以有利于提高所述倒装发光芯片的生产效率和降低所述倒装发光芯片的制造成本。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片的制程能够被简化，以有利于提高所述倒装发光芯片的产品良率和保证所述倒装发光芯片的可靠性。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片提供一外延叠层和一扩展电极层，所述扩展电极层的一第一扩展电极部直接接触所述外延叠层的一N型半导体层，从而所述第一电极扩展部不仅能够起到扩展电极的作用，而且还能够起到接触作用，这使得所述倒装发光芯片不需要设置N型欧姆接触层，通过这样的方式，有利于简化所述倒装发光芯片的制程。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片提供一第一绝缘材料基层，其中所述第一绝缘材料基层层叠于所述外延叠层，其中在制作所述倒装发光芯片的过程中，采用分段刻蚀所述第一绝缘材料基层的方式形成一第一通道于所述第一绝缘材料基层，以使所述N型半导体层的一部分表面被暴露在所述第一通道，通过这样的方式，能够保证所述第一扩展电极部与所述N型半导体层的电气连接关系的可靠性。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中在制造所述倒装发光芯片的过程中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层的过程中形成于所述N型半导体层的界面层，通过这样的方式，所述N型半导体层的一部分表面能够被暴露在所述第一通道，从而保证所述第一扩展电极部与所述N型半导体层的电气连接关系的可靠性。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中在制造所述倒装发光芯片的过程中，采用分段刻蚀所述第一绝缘材料基层的方式形成一第二通道于所述第一绝缘材料基层，以使所述倒装发光芯片的阻挡层的一部分表面暴露在所述第二通道，通过这样的方式，能够保证所述扩展电极层的一第二扩展电极部于所述阻挡层的电气连接关系的可靠性。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中在制造所述倒装发光芯片的过程中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层的过程中形成于所述阻挡层的界面层，通过这样的方式，所述阻挡层的一部分表面能够被暴露在所述第二通道，从而保证所述第二扩展电极部于所述阻挡层的电气连接关系的可靠性。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片提供一反射层，其中所述反射层层叠于所述外延叠层的一P型半导体层，并且所述反射层为多层层叠结构，通过这样的方式，能够保证所述倒装发光芯片的可靠性。本专利技术的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装您芯片提供一阻挡层，其中所述阻挡层以包覆所述反射层的方式层叠于所述P型半导体层，并且所述阻挡层为多层层叠结构，通过这样的方式，所述阻挡层能够有效地防止所述反射层的扩散和迁移，从而保证所述倒装发光芯片的可靠性。依本专利技术的一个方面，本专利技术提供一倒装发光芯片，其包括：一衬底；一外延叠层，其包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；一反射层，其中所述反射层层叠于所述P型半本文档来自技高网...

【技术保护点】
1.一倒装发光芯片，其特征在于，包括：一衬底；一外延叠层，其包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；一反射层，其中所述反射层层叠于所述P型半导体层；一阻挡层，其以包覆所述反射层的方式层叠于所述P型半导体层；一第一绝缘层，其层叠于所述阻挡层，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述第一通道延伸至所述N型半导体层，所述第二通道延伸至所述阻挡层；一扩展电极层，其包括一第一扩展电极部和一第二扩展电极部，其中所述第一扩展电极部具有至少一第一扩展电极针，在所述第一扩展电极部层叠于所述第一绝缘层时，所述第一扩展电极针形成于所述第一通道和电连接于所述N型半导体层，其中所述第二扩展电极部具有至少一第二扩展电极针，在所述第二扩展电极部层叠于所述第一绝缘层时，所述第二扩展电极针形成于所述第二通道和电连接于所述阻挡层；以及一电极组，其包括一N型电极和一P型电极，其中所述N型电极电连接于所述第一扩展电极部，所述P型电极电连接于所述第二扩展电极部。

【技术特征摘要】
1.一倒装发光芯片，其特征在于，包括：一衬底；一外延叠层，其包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；一反射层，其中所述反射层层叠于所述P型半导体层；一阻挡层，其以包覆所述反射层的方式层叠于所述P型半导体层；一第一绝缘层，其层叠于所述阻挡层，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述第一通道延伸至所述N型半导体层，所述第二通道延伸至所述阻挡层；一扩展电极层，其包括一第一扩展电极部和一第二扩展电极部，其中所述第一扩展电极部具有至少一第一扩展电极针，在所述第一扩展电极部层叠于所述第一绝缘层时，所述第一扩展电极针形成于所述第一通道和电连接于所述N型半导体层，其中所述第二扩展电极部具有至少一第二扩展电极针，在所述第二扩展电极部层叠于所述第一绝缘层时，所述第二扩展电极针形成于所述第二通道和电连接于所述阻挡层；以及一电极组，其包括一N型电极和一P型电极，其中所述N型电极电连接于所述第一扩展电极部，所述P型电极电连接于所述第二扩展电极部。2.根据权利要求1所述的倒装发光芯片，其中所述外延叠层具有至少一半导体裸露部，其自所述P型半导体层经所述有源区延伸至所述N型半导体层，其中所述阻挡层具有至少一阻挡层穿孔，其中所述外延叠层的所述半导体裸露部和所述阻挡层的所述阻挡层穿孔相连通，所述第一绝缘层经所述阻挡层的所述阻挡层穿孔和所述外延叠层的所述半导体裸露部延伸至所述N型半导体层。3.根据权利要求2所述的倒装发光芯片，其中所述反射层具有至少一反射层穿孔，其中所述外延叠层的所述半导体裸露部对应于所述反射层的所述反射层穿孔，并且所述外延叠层的所述半导体裸露部的尺寸小于所述反射层穿孔的尺寸，以使所述P型半导体层的一部分表面被暴露在所述反射层穿孔，从而允许所述阻挡层层叠于所述P型半导体层的被暴露在所述反射层穿孔的表面。4.根据权利要求3所述的倒装发光芯片，其中所述反射层的长宽尺寸小于所述P型半导体层的长宽尺寸，以使所述P型半导体层的周缘被暴露，从而允许所述阻挡层层叠于所述P型半导体层的被暴露的周缘。5.根据权利要求1至4中任一所述的倒装发光芯片，其中所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述第一绝缘层以被保持在所述衬底裸露部的方式层叠于所述衬底。6.根据权利要求5所述的倒装发光芯片，其中所述衬底裸露部环绕所述外延叠层的四周。7.根据权利要求1至6中任一所述的倒装发光芯片，其中所述反射层是一个多层层叠结构的反射层。8.根据权利要求7所述的倒装发光芯片，其中所述反射层包括一第一反射金属材料层和一第二反射金属材料层，所述第一反射金属材料层层叠于所述P型半导体层，所述第二反射金属材料层层叠于所述第一反射金属材料层，其中所述第一反射金属材料层的材料选自：铝(Al)、银(Ag)、铂(Pt)和金(Au)组成的材料组，其中所述第二反射金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组。9.根据权利要求1至8中任一所述的倒装发光芯片，其中所述阻挡层是一个多层层叠结构的阻挡层。10.根据权利要求9所述的倒装发光芯片，其中所述阻挡层包括一第一阻挡金属材料层和一第二阻挡金属材料层，所述第一阻挡金属材料层以包覆所述反射层的方式层叠于所述P型半导体层，所述第二阻挡金属材料层层叠于所述第一阻挡金属材料层，其中所述第一阻挡金属材料层的材料选自：镍(Ni)、钛(Ti)和铬(Cr)组成的材料组，所述第二阻挡金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组。11.根据权利要求1至6中任一所述的倒装发光芯片，其中所述反射层的厚度尺寸范围为100nm-1000nm。12.根据权利要求1至6中任一所述的倒装发光芯片，其中所述阻挡层的最小厚度尺寸范围为0.1μm-3μm。13.根据权利要求1至12中任一所述的倒装发光芯片，进一步包括一第二绝缘层，其层叠于所述第一扩展电极部、所述第二扩展电极部和所述第一绝缘层，其中所述第二绝缘层具有至少一第三通道和至少一第四通道，所述第三通道延伸至所述第一扩展电极部，所述第四通道延伸至所述第二扩展电极部，其中所述N型电极具有至少一N型电极连接针，在所述N型电极层叠于所述第二绝缘层时，所述N型电极连接针形成于所述第三通道和电连接于所述第一扩展电极部，其中所述P型电极具有至少一...

【专利技术属性】
技术研发人员：刘英策，刘兆，李俊贤，魏振东，邬新根，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：福建,35