半导体器件制造技术

提供了半导体器件。一种半导体器件包括栅极结构和邻近的接触。半导体器件包括连接到接触的连接器。在一些实施方式中，半导体器件包括连接到连接器的布线图案。此外，在一些实施方式中，连接器和半导体器件的第一单元与第二单元之间的边界相邻。

【技术实现步骤摘要】
半导体器件
本公开涉及半导体器件，更具体地，涉及包括场效应晶体管的半导体器件。
技术介绍
半导体器件可以包括具有金属氧化物半导体场效应晶体管(MOSFET)的集成电路。随着半导体器件变得高度集成，MOSFET可以在尺寸上按比例缩小，这可导致半导体器件的操作特性的劣化。例如，半导体器件中金属线的工艺余量(例如间隔)可减小，这可导致操作特性的劣化。因此，已发展了各种研究来制造在克服由半导体器件的高集成所致的限制的同时具有高性能的半导体器件。
技术实现思路
本专利技术构思的一些实施方式提供了包括高度集成的场效应晶体管的半导体器件。然而，本领域技术人员将由以下描述清楚地理解本专利技术构思的以上未提及的其它目的。根据本专利技术构思的示例实施方式，一种半导体器件可以包括在第一方向上延伸的多个有源图案。半导体器件可以包括跨越所述多个有源图案并在交叉第一方向的第二方向上延伸的多个栅极结构。半导体器件可以包括在所述多个栅极结构中相邻的第一栅极结构与第二栅极结构之间在第二方向上延伸的器件隔离层。半导体器件可以包括在所述多个栅极结构与器件隔离层之间的多个接触图案。半导体器件可以包括分别连接到所述多个接触图案的多个连接图案。器件隔离层可以在所述多个连接图案之间，所述多个连接图案可以在第一方向上以第一距离彼此间隔开。半导体器件可以包括分别连接到所述多个连接图案的多个布线图案。此外，器件隔离层可以在所述多个布线图案之间，所述多个布线图案可以在第一方向上以比第一距离长的第二距离彼此间隔开。根据一些实施方式，一种半导体器件可以包括在第一方向上延伸的多个有源图案。半导体器件可以包括跨越所述多个有源图案并在交叉第一方向的第二方向上延伸的器件隔离层。半导体器件可以包括与器件隔离层间隔开并在第二方向上延伸以跨越所述多个有源图案的栅极结构。半导体器件可以包括在栅极结构的相反侧上的所述多个有源图案上的多个源极/漏极杂质层。半导体器件可以包括连接到所述多个源极/漏极杂质层中的在器件隔离层与栅极结构之间的一个的接触图案。半导体器件可以包括连接图案，该连接图案连接到接触图案并在第一方向上以第一距离与和器件隔离层对准的轴线间隔开。此外，半导体器件可以包括布线图案，该布线图案连接到连接图案并在第一方向上以比第一距离长的第二距离与和器件隔离层对准的轴线间隔开。根据一些实施方式，一种半导体器件可以包括衬底，该衬底包括含第一N阱区和第一P阱区的第一单元区、以及含第二N阱区和第二P阱区的第二单元区。半导体器件可以包括在衬底的第一单元区上的栅极结构。半导体器件可以包括在衬底上分别与栅极结构的相反的第一侧和第二侧相邻的第一源极/漏极杂质区和第二源极/漏极杂质区。半导体器件可以包括在衬底的第二单元区上的第三源极/漏极杂质区。半导体器件可以包括连接到第一源极/漏极杂质区并包含第一金属性材料的第一接触。半导体器件可以包括接触第一接触并延伸以重叠栅极结构的至少一部分的第一连接器。第一连接器可以包括不同于第一金属性材料的第二金属性材料。半导体器件可以包括连接到第三源极/漏极杂质区的第二接触。此外，半导体器件可以包括接触第二接触的第二连接器。另外的示例实施方式的细节被包括在说明书和附图中。附图说明图1示出显示了根据本专利技术构思的示例实施方式的半导体器件的简化俯视图。图2示出显示了根据本专利技术构思的示例实施方式的半导体器件的俯视图。图3A、3B、3C和3D示出分别沿图2的线I-I'、II-II'、III-III'和IV-IV'截取的剖视图。图4示出显示了根据本专利技术构思的示例实施方式的半导体器件的俯视图。图5示出沿图4的线I-I'截取的剖视图。图6示出显示了根据本专利技术构思的示例实施方式的半导体器件的俯视图。图7、9和11示出显示了根据本专利技术构思的示例实施方式的半导体器件的一部分的俯视图。图8、10和12分别示出沿图7、9和11的线I-I'截取的剖视图。图13示出显示了根据本专利技术构思的示例实施方式的半导体器件的俯视图。图14示出沿图13的线I-I'截取的剖视图。具体实施方式在下文中，将结合附图详细描述根据本专利技术构思的示例实施方式的半导体器件。图1示出显示了根据本专利技术构思的示例实施方式的半导体器件的简化俯视图。参照图1，半导体衬底100可以在其上提供有多个集成的标准单元SC，该多个集成的标准单元SC包括诸如逻辑加门或逻辑乘门的逻辑器件。例如，标准单元SC可以包括基本单元(例如与门、或门、或非、或者反相器)、复合单元(例如OAI(或/与/反相器)门和AOI(与/或/反相器)门)或存储元件(例如主-从触发器和锁存器)。标准单元SC可以沿着第一方向D1和交叉第一方向D1的第二方向D2二维地布置。标准单元SC的每个可以包括其中形成NMOS场效应晶体管的P阱区PR和其中形成PMOS场效应晶体管的N阱区NR。图2示出显示了根据本专利技术构思的示例实施方式的半导体器件的俯视图。图3A、3B、3C和3D示出分别沿图2的线I-I'、II-II'、III-III'和IV-IV'截取的剖视图。参照图2及3A至3D，半导体衬底100可以在其上提供有沿第一方向D1布置的多个标准单元SC。标准单元SC的每个可以包括有源图案101、栅极结构GS、源极/漏极杂质层130、有源接触图案ACP1和ACP2、栅极接触图案GCP、通路图案VP1和VP2、布线图案CP、以及电源线PL1和PL2。当在此使用时，术语“接触图案”或术语“接触”可以指有源接触图案ACP1和ACP2中的一个。此外，当在此使用时，术语“连接图案”或术语“连接器”可以指通路图案VP、通路图案VP1或通路图案VP2。半导体衬底100可以包括第一阱区R1和第二阱区R2。在一些实施方式中，NMOS场效应晶体管可以被提供在第一阱区R1上，PMOS场效应晶体管可以被提供在第二阱区R2上。半导体衬底100可以是例如硅衬底、锗衬底、SOI(绝缘体上硅)衬底或GOI(绝缘体上锗)衬底。在第一阱区R1和第二阱区R2的每个处/中，多个有源图案101可以在第一方向D1上延伸，并且可以在交叉第一方向D1的第二方向D2上彼此间隔开。有源图案101可以是半导体衬底100的部分，并且可以由形成在半导体衬底100中的沟槽限定。第一器件隔离层103可以设置在有源图案101之间，并且有源图案101的上部可以由第一器件隔离层103暴露。例如，第一器件隔离层103可以具有在有源图案101的顶表面之下的顶表面，并且有源图案101可以向上凸出超过第一器件隔离层103的顶表面。第一器件隔离层103可以在第二方向D2上将有源图案101彼此隔开。第二器件隔离层105可以在第一方向D1上延伸并且可以限定第一阱区R1和第二阱区R2。第二器件隔离层105可以被提供在第一阱区R1的有源图案101与第二阱区R2的有源图案101之间。第二器件隔离层105可以具有比第一器件隔离层103的宽度大的宽度。第二器件隔离层105可以具有在比第一器件隔离层103的底表面的水平面低或与第一器件隔离层103的底表面的水平面基本相同的水平面处的底表面。第二器件隔离层105可以在第二方向D2上将第一阱区R1和第二阱区R2彼此隔开。第一器件隔离层103和第二器件隔离层105可以通过形成限定有源图案101的沟槽并用绝缘材料(例如硅氧化物层或硅氮化物层本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：多个有源图案，所述多个有源图案在第一方向上延伸；多个栅极结构，所述多个栅极结构跨越所述多个有源图案并且在交叉所述第一方向的第二方向上延伸；器件隔离层，其在所述多个栅极结构中相邻的第一栅极结构与第二栅极结构之间在所述第二方向上延伸；多个接触图案，所述多个接触图案在所述多个栅极结构与所述器件隔离层之间；多个连接图案，所述多个连接图案分别连接到所述多个接触图案，其中所述器件隔离层在所述多个连接图案之间，以及其中所述多个连接图案在所述第一方向上以第一距离彼此间隔开；以及多个布线图案，所述多个布线图案分别连接到所述多个连接图案，其中所述器件隔离层在所述多个布线图案之间，以及其中所述多个布线图案在所述第一方向上以比所述第一距离长的第二距离彼此间隔开。

【技术特征摘要】
2017.06.14 KR 10-2017-00750591.一种半导体器件，包括：多个有源图案，所述多个有源图案在第一方向上延伸；多个栅极结构，所述多个栅极结构跨越所述多个有源图案并且在交叉所述第一方向的第二方向上延伸；器件隔离层，其在所述多个栅极结构中相邻的第一栅极结构与第二栅极结构之间在所述第二方向上延伸；多个接触图案，所述多个接触图案在所述多个栅极结构与所述器件隔离层之间；多个连接图案，所述多个连接图案分别连接到所述多个接触图案，其中所述器件隔离层在所述多个连接图案之间，以及其中所述多个连接图案在所述第一方向上以第一距离彼此间隔开；以及多个布线图案，所述多个布线图案分别连接到所述多个连接图案，其中所述器件隔离层在所述多个布线图案之间，以及其中所述多个布线图案在所述第一方向上以比所述第一距离长的第二距离彼此间隔开。2.根据权利要求1所述的半导体器件，其中所述器件隔离层包括比所述第一距离短的宽度，以及其中所述器件隔离层在包括第一N阱区和第一P阱区的第一单元与包括第二N阱区和第二P阱区的第二单元之间的边界处。3.根据权利要求1所述的半导体器件，其中所述器件隔离层包括比所述多个栅极结构中的一个的宽度的两倍短的宽度。4.根据权利要求1所述的半导体器件，其中所述器件隔离层在所述多个有源图案中的一个中，以及其中所述器件隔离层包括比所述多个有源图案中的所述一个的顶表面低的顶表面、以及比所述多个有源图案中的所述一个的所述顶表面高的顶表面。5.根据权利要求1所述的半导体器件，其中所述多个连接图案分别在所述第一方向上延伸并且重叠所述多个栅极结构的至少一部分。6.根据权利要求1所述的半导体器件，其中所述多个布线图案分别在所述第一方向上延伸并且接触所述多个连接图案。7.根据权利要求1所述的半导体器件，其中所述多个布线图案中的一个重叠所述多个接触图案中的一个。8.根据权利要求1所述的半导体器件，其中所述多个接触图案包括第一金属性材料，以及其中所述多个连接图案包括第二金属性材料，所述第二金属性材料包括比所述第一金属性材料的电阻率低的电阻率。9.根据权利要求8所述的半导体器件，其中所述多个布线图案包括所述第二金属性材料，以及其中所述半导体器件还包括在所述多个布线图案与所述多个连接图案之间的界面。10.一种半导体器件，包括：多个有源图案，所述多个有源图案在第一方向上延伸；器件隔离层，其跨越所述多个有源图案并且在交叉所述第一方向的第二方向上延伸；栅极结构，其与所述器件隔离层间隔开并且在所述第二方向上延伸以跨越所述多个有源图案；多个源极/漏极杂质层，所述多个源极/漏极杂质层与所述栅极结构的相反侧相邻；接触图案，其连接到所述多个源极/漏极杂质层中的在所述器件隔离层与所述栅极结构之间的一个；连接图案，其连接到所述接触图案并且在所述第一方向上以第一距离与和所述器件隔离层对准的轴线间隔开；以及布线图案，其连接到所述连接图案并且在所述第一方向上以第二距离与和所述器件隔离层对准的所述轴线间隔开，所述第二距离比所述第一距离长...

【专利技术属性】
技术研发人员：赵文祺，金贤煜，辛宗灿，黄莉铃，梁在锡，郑臻愚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR