一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆制造技术

本实用新型专利技术公开了一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆，其中改进式静电夹盘吸附用衬底包括：低介电常数衬底；高介电常数介质薄膜层，所述的高介电常数介质薄膜层的顶端与所述低介电常数衬底连接，所述的高介电常数介质薄膜层的底端与静电夹盘接触。本实用新型专利技术在低介电常数衬底表面生长高介电常数介质薄膜层形成一个改进式静电夹盘吸附用衬底，提高静电常数来增加静电吸附力，从而使工艺中E‑CHUCK静电夹盘更容易吸附带有该改进式静电夹盘吸附用衬底的半导体芯片。

【技术实现步骤摘要】
一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆
本技术涉及半导体制造工艺
，尤其涉及一种改进式静电夹盘吸附用衬底与半导体芯片器件晶圆。
技术介绍
半导体工艺机台随着器件性能的改进而进步。为达到高方向性的等离子化学反应蚀刻如背面穿孔，通常可以使用高真空、高等离子密度、可加偏压的机台，如ICPRIE。刻蚀必须在低压进行，然而由于低压不利于转移热能，因此需要一个背面氦气冷却系统来转移晶圆上热能，所以同时也需要静电夹盘（E-Chuck）来防止背面的高压氮气将晶圆吹走。在通常情况下，静电夹盘可良好吸附高介电常数（>6）的衬底，但对低介电常数（<5）衬底的吸附能力则常不足而造成散热及膨胀翘曲导致工艺失败，甚至掉片的问题，进而严重影响工艺良品率。当在进行碳化硅基或硅基氮化镓器件晶圆背面工艺时，由于需要研磨、减薄、光刻、通孔刻蚀等操作，通常需要先把氮化镓晶圆键合在衬底/载片上。为防止晶圆的翘曲影响背面工艺，使用的衬底/载片的热伸张系数需与碳化硅或硅接近。然而由于碳化硅的成本非常昂贵（通常六寸碳化硅的每片价格为人民币6到8万），因此可用便宜且热伸张系数接近的Pyrex玻璃（高硼硅玻璃）代替（通常六寸Pyrex玻璃的每片价格为人民币一到两百元）。如申请号为CN201710067063.2的专利技术专利公开了一种不易变形的碳化硅基芯片背面工艺，包括以下步骤：S1、在完成正面工艺的碳化硅基芯片正面旋涂或喷淋粘胶剂；S2、将碳化硅基芯片与高硼硅玻璃衬底或者将碳化硅基芯片与硅酸硼玻璃衬底进行键合；S3、对键合好的碳化硅基芯片完成后续背面工艺；S4、将完成后续背面工艺的碳化硅基芯片与高硼硅玻璃衬底或者碳化硅基芯片与硅酸硼玻璃衬底进行分离。即该专利技术专利公开了采用了与碳化硅或硅接近的热伸张系数的衬底/载片，即Pyrex玻璃或硅酸硼玻璃。但由于Pyrex玻璃载片的介电常数低（<5），在上述专利的步骤S3中，当使用高真空ICP-RIE进行背面穿孔工艺时，纵然使用最高电压（8KV）还无法被静电夹盘吸附。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种改进式静电夹盘吸附用衬底与半导体芯片器件晶圆，解决在降低成本的基础上、因静电夹盘吸附不好造成的散热及膨胀翘曲导致后续工艺失败甚至掉片的问题，进而提高工艺良品率。本技术的目的是通过以下技术方案来实现的：一种改进式静电夹盘吸附用衬底，其包括：低介电常数衬底；高介电常数介质薄膜层，所述的高介电常数介质薄膜层的顶端与所述低介电常数衬底连接，所述的高介电常数介质薄膜层的底端与静电夹盘接触。进一步地，所述的低介电常数衬底的介电常数小于5。进一步地，所述的低介电常数衬底包括石英衬底、Pyrex玻璃衬底和金属衬底，在其中一个优选实施例中为Pyrex玻璃衬底。进一步地，所述的高介电常数介质薄膜层的介电常数大于6，采用介电常数大于6的高介电常数介质薄膜层使得静电夹盘吸附效果更好。进一步地，所述的高介电常数介质薄膜层包括Si3N4、Al2O3、AlN、BN，在其中一个优选实施例中为Si3N4。进一步地，所述的高介电常数介质薄膜层的介电常数为7-8。进一步地，所述的高介电常数介质薄膜层的厚度为0.1-5um，在其中一个优选实施例中为0.8um或者5um。进一步地，所述的低介电常数衬底的厚度为50-200um，在其中一个优选实施例中为100um。另外，本技术还提供一种半导体芯片器件晶圆，包括所述的改进式静电夹盘吸附用衬底。进一步地，所述的半导体芯片为碳化硅基芯片或者硅基氮化镓芯片。本技术的有益效果是：（1）在低介电常数衬底表面生长高介电常数介质薄膜层形成一个改进式静电夹盘吸附用衬底，提高静电常数来增加静电吸附力，从而使工艺中E-CHUCK静电夹盘更容易吸附带有该改进式静电夹盘吸附用衬底的半导体芯片。（2）由于带来了了良好的吸附，可以解决背面通孔工艺过程中产生的散热问题，能将挖孔工艺产生的热量快速传导走，避免热量的累积导致半导体芯片热膨胀变形，可以解决因静电夹盘吸附不好造成的散热及膨胀翘曲导致工艺失败，甚至掉片的问题，进而提高工艺良品率。（3）高介电常数介质薄膜层的硬度高、耐磨损、抗沾污性强，可以多次循环使用，降低成本。附图说明图1为实施例1中的改进式静电夹盘吸附用衬底结构示意图；图2为实施例4的生产流程图；图中，1-低介电常数衬底，2-高介电常数介质薄膜层。具体实施方式下面结合附图对本技术的技术方案进行清除、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在本技术的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本技术的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。实施例1本实施例公开了一种改进式静电夹盘吸附用衬底。该改进式静电夹盘吸附用衬底用于半导体芯片器件晶圆进行背面工艺，该背面工艺需要使用静电夹盘的高真空机台实现。如图1所示，该改进式静电夹盘吸附用衬底包括：低介电常数衬底1；高介电常数介质薄膜层2，所述的高介电常数介质薄膜层2的顶端与所述低介电常数衬底1连接，所述的高介电常数介质薄膜层2的底端与静电夹盘接触。在现有技术中，当在进行碳化硅基或硅基氮化镓器件晶圆背面工艺时，由于需要研磨、减薄、光刻、通孔刻蚀等操作，通常需要先把氮化镓晶圆键合在衬底/载片上。为防止晶圆的翘曲影响背面工艺，使用的衬底/载片的热伸张系数需与碳化硅或硅接近。然而由于碳化硅的成本非常昂贵（通常六寸碳化硅的每片价格为人民币6到8万），因此可用便宜且热伸张系数接近的Pyrex玻璃（高硼硅玻璃）代替（通常六寸Pyrex玻璃的每片价格为人民币一到两百元）。但由于Pyrex玻璃载片的介电常数低（<5），当使用高真空ICP-RIE对进行碳化硅基或硅基氮化镓器件晶圆进行背面穿孔工艺时，纵然使用最高电压（8KV）还无法被静电夹盘吸附。而在本实施例中，通过在低介电常数衬底1（或载片）的背面（即接触静电夹盘的面）成长高介电常数介质薄膜层2以提高接触面的介电常数来增加静电吸附力，解决因静电夹盘吸附不好造成的散热及膨胀翘曲导致工艺失败甚至掉片的问题。使得既降低了工艺操作成本，又提高了工艺良品率。其中，本文档来自技高网...

【技术保护点】
1.一种改进式静电夹盘吸附用衬底，其特征在于：包括：低介电常数衬底；高介电常数介质薄膜层，所述的高介电常数介质薄膜层的顶端与所述低介电常数衬底连接，所述的高介电常数介质薄膜层的底端与静电夹盘接触。

【技术特征摘要】
1.一种改进式静电夹盘吸附用衬底，其特征在于：包括：低介电常数衬底；高介电常数介质薄膜层，所述的高介电常数介质薄膜层的顶端与所述低介电常数衬底连接，所述的高介电常数介质薄膜层的底端与静电夹盘接触。2.根据权利要求1所述的一种改进式静电夹盘吸附用衬底，其特征在于：所述的低介电常数衬底的介电常数小于5。3.根据权利要求2所述的一种改进式静电夹盘吸附用衬底，其特征在于：所述的低介电常数衬底包括石英衬底、Pyrex玻璃衬底和金属衬底。4.根据权利要求1或2所述的一种改进式静电夹盘吸附用衬底，其特征在于：所述的高介电常数介质薄膜层的介电常数大于6。5.根据权利要求4所述的一种改进式静电夹盘吸附用衬底，其特征在于：所述的...

【专利技术属性】
技术研发人员：孙锦洋，
申请(专利权)人：成都海威华芯科技有限公司，
类型：新型
国别省市：四川,51